Schetchiksg.ru

Счетчик СГ
2 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Счетчик с недвоичным коэффициентом пересчета

Недвоичные счетчики

Недвоичные счетчики применяются обычно как делители частоты с коэффициентом . При проектировании таких счетчиков в начале определяется количество его разрядовnтак, чтобыбыло большим ближайшим счислом. Затем тем или иным методом исключаются избыточные состояния счетчика.

Счетчик с принудительной установкой разрядов в 1.

Для построения делителя частоты с необходимо взять три триггера. При этом количество избыточных состояний 8 – 5 = 3.

Функциональная схема имеет вид:

Первоначально счетчик обнуляется и по входам изаписываются “1” в 1 и 2 разряды, т. е. записывается число 3. Поэтому после 4 входных импульсов во всех разрядах оказываются единицы, а пятым импульсом счетчик обнуляется. При этом на выходеформируется перепад 1/0, этот перепад через схемы ИЛИ записывает 1 в 1 и 2 разряд, т. е. в счетчик автоматически заносится число 3. Элемент зарядкиDнеобходим для того, чтобыизавершили переключение в 0 после поступления пятого импульса.

Счетчик с принудительным обнулением.

Принцип действия такого счетчика состоит в том, что по достижении определенного состояния, соответствующего выбранному , он принудительно обнуляется, чем исключаются избыточные состояния.

После поступления на вход Т шести импульсов на выходах триггеров иустанавливаются единицы, благодаря чему единицей с выхода схемы И все триггеры сбрасываются в ноль.

Счетчики с устанавливаемым коэффициентом деления.

У такого делителя можно менять коэффициент пересчета, не нарушая установленных связей между триггерами разрядов. Выполняется он на счетчике, имеющим входы предварительной установки (или записи).

ПримерИС К561ИЕ11, выполненных по КМОП технологии.

входы предварительной установки. Запись сDвходов во все триггеры происходит одновременно (параллельно) с поступлением на входWR(write) импульсаWR= 1. Эта информация появляется на выходахи сохраняется дол начала счета.

В ходе счета происходит сложение числа импульсов, поступивших на вход Т с числом, записанным по входам D(при единичном условии на входе). При нулевом уровне происходит вычитание.

Десятичные счетчики

Особое место среди недвоичных счетчиков занимают десятичные (декадные) счетчики, имеющие коэффициент пересчета = 10. Десятичный счетчик позволяет индицировать число поступающих импульсов в привычном десятичном коде.

При последовательно соединенных десятичных счетчиках образуют трех декадный счетчик:

Декада 1 обнуляется каждым десятым, декада 2 – каждым импульсом, а декаде 3 – каждый тысячным.

При поступлении 283 импульсов код устанавливающийся в счетчиках будет следующий:

подсоединив к выходам триггеров каждой декады дешифратор и индикатор, получим индикацию в десятичном коде.

Десятичный счетчик содержит четыре триггера, избыточные состояние которого устраняются тем или иным образом.

В момент действия отрицательного фронта десятого импульса, поступающего на вход данной декады, а на выходе T4 возникает изменения логического уровня 1/0. Это вызывает переход следующей декады в состояние, соответствующее двоичному числу, на единицу большему.

Недвоичные счётчики с обратной связью

Если посмотреть на временную диаграмму сигналов на выходах двоичного счётчика, приведённую на рисунке 1, то можно увидеть, что частота сигналов на его выходах будет уменьшаться в два раза по отношению к предыдущему выходу. Это позволяет использовать счетчики в качестве делителей частоты входного сигнала. Эти делители частоты могут быть использованы в устройствах формирования высокостабильных генераторов частоты (синтезаторов частот).

Рисунок 1. Временная диаграмма четырёхразрядного счётчика.

Сформированные частоты могут быть использованы либо для синхронизации различных цифровых устройств (в том числе и микропроцессоров) либо в качестве высокостабильных генераторов опорных частот в радиоприёмных и радиопередающих устройствах.

При использовании цифровых счётчиков в качестве устройств формирования опорных частот часто требуется обеспечить коэффициент деления частоты, отличающийся от степени числа 2. В этом случае требуется счётчик с недвоичным коэффициентом счёта.

Ещё одна ситуация, когда необходимо применять недвоичные счётчики возникает при отображении информации, записанной в счётчике. Человек, который работает с электронной техникой, привык работать с десятичной системой счисления, поэтому возникает необходимость отображать хранящееся в счётчике число в непосредственно десятичном виде. Это намного проще сделать, если и счет вести сразу в двоично-десятичном коде. Иначе для индикации потребуется перекодировать информацию из двоичного кода в двоично-десятичный код.

Читайте так же:
Не установлены счетчики больше норматива

Построить недвоичный счётчик можно из двоичного за счёт выбрасывания лишних комбинаций единиц и нулей. Это может быть осуществлено при помощи обратной связи. Для этого при помощи дешифратора определяется число, соответствующее коэффициенту счёта, и сигнал с его выхода обнуляет содержимое двоичного счётчика. В качестве примера на рисунке 2 приведена схема двоично-десятичного счётчика.


Рисунок 2 Схема десятичного счётчика, построенного на основе двоичного счётчика

В этой схеме дешифратор построен на двухвходовой схеме «2И», входящей в состав микросхемы двоичного счётчика. Дешифратор декодирует число 10 (1010 в двоичной системе счисления). В соответствии с принципами построения схем по произвольной таблице истинности для построения декодера требуется ещё два инвертора, подключённых к выходам 1 и 4. Однако после сброса счётчика числа, большие 10 никогда не смогут появиться на выходах микросхемы. Поэтому схема дешифратора упрощается и вместо четырёхвходовой схемы «4И» можно обойтись двухвходовой схемой. Инверторы тоже оказываются лишними.

При использовании счётчиков в качестве делителей частоты тоже можно воспользоваться обратной связью. Приведём в качестве примера схему делителя частоты на 1000. При разработке делителя прежде всего определим сколько потребуется микросхем двоичных счётчиков. Для этого определим степень числа 2, при которой число M=2 n будет больше требуемого числа 1000. Это будет число 10. При возведении основания системы счисления 2 в 10 степень получится число 1024. То есть, при использовании для построения делителя частоты непосредственно триггеров, достаточно будет десяти триггеров. Однако обычно для построения делителей частоты используют готовые двоичные счётчики, поэтому определим необходимое количество микросхем двоичных счётчиков. При использовании четырёхразрядных двоичных счётчиков достаточно будет трёх микросхем, так как в трёх микросхемах будет 3*4=12 триггеров, что заведомо больше минимального числа триггеров.

Следующим этапом построения делителя частоты будет перевод коэффициента деления 1000 в двоичное представление. Десятичное число 1000 в двоичном виде будет выглядеть как 0011 1110 1000. В этом числе шесть единиц, поэтому для построения делителя будет достаточно шестивходовой схемы «И». Однако такие схемы не выпускаются, поэтому воспользуемся микросхемой «8И-НЕ». Неиспользуемые входы этой микросхемы подключим к питанию. Ненужную нам инверсию сигнала скомпенсируем дополнительным инвертором. Получившаяся принципиальная схема делителя на 1000 приведена на рисунке 3.


Рисунок 3 Принципиальная схема делителя на 1000, построенного на основе трёх двоичных счётчиков

При использовании счётчиков в составе синтезаторов частот может потребоваться формирование целого диапазона частот. В этом случае делитель, построенный на недвоичном счётчике, должен обладать возможностью изменения коэффициента деления.

Такие делители частоты получили название делителей с переменным коэффициентом деления (ДПКД). При использовании обратной связи для реализации ДПКД потребуется полный дешифратор и переключатели его выходов на вход сброса счётчика. Схема делителя частоты при этом получается сложной, а управление таким делителем неудобным.


Рисунок 4. Схема делителя с переменным коэффициентом деления с максимальным коэффициентом деления 100, построенного на основе двух десятичных счётчиков

Пример двухразрядного делителя с переменным коэффициентом деления (ДПКД), построенного на десятичных счётчиках приведён на рисунке 4. Обратите внимание, что для удобного управления таким синтезатором частоты использованы десятичные счётчики. Использование десятичных счетчиков позволяет выставлять необходимую частоту непосредственно в десятичном виде. Значение частоты можно нанести на корпусе прибора под клювиками переключателей или отображать набираемую частоту на десятичных индикаторах.

В качестве ещё одного недостатка такого делителя частоты можно отметить очень маленькую длительность выходных импульсов. Если требуется сформировать строго симметричное колебание, то на выходе такого делителя можно поставить одноразрядный двоичный делитель частоты на T‑триггере. На выходе двоичного делителя всегда формируется меандр с очень высокой точностью.

Читайте так же:
Последовательный вычитающий счетчик импульсов

Дата последнего обновления файла 25.10.2012

Понравился материал? Поделись с друзьями!

Недвоичные счетчики с обратной связью

Если посмотреть на временные диаграммы сигналов на выходах двоичного счетчика, приведенные на рис. 8.32 и 8.35, то можно увидеть, что частота сигналов на его выходах будет уменьшаться в два раза по отношению к предыдущему выходу. Это позволяет использовать счетчики в качестве цифровых делителей частоты входного сигнала. Цифровые делители частоты используются в устройствах формирования высокостабильных генераторов частоты (синтезаторов частот).

Сформированные частоты могут быть использованы либо для синхронизации различных цифровых устройств (в том числе и микропроцессоров) либо в качестве высокостабильных генераторов опорных частот в радиоприемных и радиопередающих устройствах.

При использовании цифровых счетчиков в качестве устройств формирования опорных частот часто требуется обеспечить коэффициент деления частоты, отличающийся от степени числа 2. В этом случае требуется счетчик с недвоичным коэффициентом счета.

Еще одна ситуация, когда могут потребоваться недвоичные счетчики, возникает при отображении информации, записанной в счетчике. Человек, который работает с электронной техникой, привык работать с десятичной системой счисления, поэтому возникает необходимость отображать хранящееся в счетчике число в десятичном виде. Это сделать намного проще, если и счет входных импульсов вести сразу в десятичном или двоично-десятичном коде, иначе для индикации потребуется перекодировать информацию из двоичного кода в двоично-десятичный. Такая ситуация встречается при построении измерителей длительности импульсов или частотомеров.

Построить недвоичный счетчик можно из двоичного за счет исключения лишних комбинаций нулей и единиц. Эта операция может быть осуществлена при помощи обратной связи, заведено на вход обнуления состояния счетчика R. Для реализации недвоичного счетчика при помощи дешифратора определяется внутреннее состояние счетчика, соответствующее требуемому коэффициенту счета. Сигнал с выхода дешифратора обнуляет содержимое двоичного счетчика.

Обратите внимание, что эти рассуждения справедливы для суммирующего двоичного счетчика. При использовании вычитающего счетчика необходимо декодировать число, равное отрицательному значению коэффициента счета. Такой счетчик обычно используется в качестве делителя частоты. В качестве примера реализации описанной идеи реализации недвоичного счетчика, рассмотрим схему двоично-десятичного счетчика, приведенную на рис. 8.41.

Рис. 8.41.Схема десятичного счетчика

В рассматриваемой схеме дешифратор построен на двухвходовом логическом элементе «2И», входящем в состав микросхемы двоичного счетчика K155ИЕ5. Дешифратор декодирует число 1010, соответствующее числу 10102 в двоичной системе счисления.

В соответствии с принципами построения схем по произвольной таблице истинности, для построения дешифратора требуется еще два инвертора, подключенных к выходам 1 и 4, однако после сброса счетчика числа, большие 1010 никогда не смогут появиться на выходах микросхемы. В результате схема дешифратора упрощается и вместо четырехвходового элемента «4И» можно обойтись двухвходовым. Инверторы в таком дешифраторе тоже оказываются лишними.

Приведем в качестве еще одного примера недвоичного счетчика схему делителя частоты на 1000. При разработке делителя частоты, прежде всего, определим, сколько потребуется микросхем двоичных счетчиков. Для этого определим степень числа 2, при которой число M = 2 n будет больше требуемого числа 1000.

Получаем число десять. При возведении основания системы счисления 2 в 10 степень получится число 1024. Оно, естественно, больше числа 1000, а значит, при использовании для построения делителя частоты счетных триггеров, достаточно будет десяти триггеров, однако обычно для построения делителей частоты используют готовые двоичные счетчики, поэтому определим необходимое количество микросхем двоичных счетчиков. При использовании четырехразрядных двоичных счетчиков достаточно будет трех микросхем, так как в трех микросхемах будет 3 × 4= 12 триггеров, что заведомо больше минимального числа триггеров.

Читайте так же:
Как скрыть яндекс счетчик от посетителей

Следующим этапом построения делителя частоты будет перевод коэффициента деления 1000 в двоичное представление. Десятичное число 100010 в двоичном виде будет выглядеть как 0011 1110 10002. В этом числе шесть единиц, поэтому для построения дешифратора будет достаточно шестивходового логического элемента «6И», однако такие микросхемы не выпускаются, поэтому воспользуемся доступной микросхемой «8И-НЕ». Неиспользуемые входы этой микросхемы подключим к питанию. Теперь они мешать работе схемы делителя частоты не будут. Ненужную нам инверсию сигнала скомпенсируем дополнительным инвертором. Получившаяся схема делителя частоты с коэффициентом деления 1000 приведена на рис. 8.42.

Рис.8.42.Схема делителя на 1000, построенного на основе трех двоичных счетчиков

При использовании счетчиков в составе синтезаторов частот может потребоваться формирование определенного диапазона частот. В этом случае делитель, построенный на недвоичном счетчике, должен обладать возможностью изменения коэффициента деления.

Такие делители частоты получили название делителей с переменным коэффициентом деления (ДПКД). При использовании обратной связи для реализации ДПКД потребуется полный дешифратор и переключатели его выходов на вход сброса счетчика. Схема делителя частоты при этом получается сложной, а управление таким делителем неудобным.

Пример двухразрядного делителя с переменным коэффициентом деления (ДПКД), построенного на двух микросхемах десятичных счетчиков приведен на рис. 8.43. Обратите внимание, что для удобного управления таким синтезатором частоты использованы десятичные счетчики. Использование десятичных счетчиков позволяет выставлять необходимую частоту непосредственно в десятичном виде. Значение формируемой таким делителем частоты можно нанести на корпусе прибора над клювиками переключателей или отображать набираемую частоту на десятичных индикаторах.

Рис. 8.43.Схема делителя с переменным коэффициентом деления с максимальным коэффициентом деления 100

В качестве определенного недостатка такого делителя частоты можно отметить очень маленькую длительность выходных импульсов. Если требуется сформировать строго симметричное колебание, то на выходе подобного делителя необходимо дополнительно поставить одноразрядный двоичный делитель частоты, выполненный на T‑триггере. В этом случае на выходе делителя будет формироваться «меандр» с очень высокой точностью.

Недвоичные счетчики с предварительной связью

В счетчиках с обратной связью исключаются последние состояния двоичного счетчика. Можно поступить по-другому. Начать с последнего состояния счетчика и, воспользовавшись вычитающим счетчиком, определить нулевое состояние счетчика. Это состояние очень просто можно обнаружить при помощи логического элемента «И». В данной схеме начинать счет необходимо с числа, которое будет определять коэффициент деления делителя, построенного на таком счетчике.

При построении счетчика по таким принципам необходимо иметь возможность предварительной записи двоичного (или недвоичного) числа в счетчик. При предварительной записи счетчик должен вести себя как параллельный регистр. Опять нам потребуется, как и при построении универсального регистра, коммутатор логических сигналов.

Напомним, что в качестве коммутатора вполне успешно используется логический элемент «2И-2ИЛИ», главное обеспечить подачу на элементы «И» противофазных сигналов. Это условие нам обеспечивает инвертор.

Одна из схем счетчика, с возможностью параллельной записи двоичных кодов во внутренние триггеры счетчика, приведена на рис. 8.44. В этой схеме вход C предназначен для подачи тактовых импульсов. Его еще называют «–1», так как при подаче на этот вход импульсов, содержимое счетчика уменьшается на единицу. Входы D0 … D3 предназначены для записи произвольного двоичного числа в счетчик. Запись производится по сигналу, подаваемому на вход параллельной записи PE.

Рис. 8.44.Схема счетчика с возможностью параллельной записи

На первый взгляд приведенная схема достаточно сложна. Однако если ее проанализировать, то можно увидеть, что схема состоит из совершенно одинаковых узлов. Информационные входы D‑триггеров могут быть подключены либо к входу параллельной записи, либо к инверсному выходу предыдущего триггера. Так как в схеме применено четыре триггера, то для коммутации источников сигналов на их входы требуется четыре мультиплексора.

Читайте так же:
Счетчик производительности performance monitor

Источники сигналов на тактовых входах триггеров переключаются при помощи точно такой же коммутирующей схемы. Входы триггеров в зависимости от управляющего сигнала PE подключены либо к выходу предыдущего триггера, либо к цепи синхронизации.

Особо следует остановиться на реализации возможности наращивания разрядности счетчиков. При работе счетчика, как это уже обсуждалось, требуется определять нулевое состояние счетчика. Это легко можно реализовать при помощи четырехвходовой схемы «4ИЛИ». Однако если необходимо учитывать состояние предыдущих счетчиков, то следует соединить счетный вход счетчика с пятым входом схемы обнаружения нулевого состояния счетчика, как это показано на рис. 8.44.

Условно-графическое обозначение двоичного счетчика с возможностью параллельной записи состояния счетчика приведено на рис. 8.45.

Рис. 8.45.Условно-графическое обозначение счетчика с возможностью параллельной записи

Ну а теперь, точно так же как и в предыдущем примере, попробуем реализовать делитель частоты с коэффициентом деления 1000. Вспомним, что при разработке делителя частоты сначала определяется количество микросхем двоичных счетчиков. Для этого определим степень числа 2, при которой число M=2 n будет больше требуемого числа 1000.

Получаем число десять. При возведении основания системы счисления 2 в 10 степень получится число 1024. При использовании четырехразрядных двоичных счетчиков достаточно будет трех микросхем, так как в трех микросхемах будет 3*4=12 триггеров, что заведомо больше минимально необходимого числа триггеров.

Следующим этапом построения делителя частоты будет перевод коэффициента деления 1000 в двоичное представление. Перевод чисел между системами счисления мы рассматривали в предыдущих главах. Десятичное число 100010 в двоичном виде будет выглядеть как 0011 1110 10002. Как мы уже говорили, с этого числа должен начинаться счет вычитающего счетчика.

Схема делителя частоты с коэффициентом деления, равным 1000 приведена на рис. 8.46. В этой схеме первая микросхема является младшей, поэтому в нее загружается младшая тетрада числа предварительной записи 100010, равная 10002. В следующую микросхему загружается число 11102 , а в последнюю микросхему – 00112.

Рис. 8.46.Схема делителя на 1000, построенного на основе трех двоичных счетчиков с предварительной записью

Для определения нулевого состояния триггеров счетчика служит выход 10 =1024 начать считать от числа 24, то ровно через 100010 импульсов счетчик переполнится и его состояние станет равным нулю.

Лабораторный практикум

2.4 Синтез двоичного счетчика с произвольным порядком счета

Исходными данными для синтеза такого счетчика является порядок перехода счетчика из одного состояния в другое после передачи очередного входного сигнала.

Общее число устойчивых состояний двоичного счетчика с произвольным порядком счета равно коэффициенту пересчета N=2 m , а возможное число вариантов схем, отличающихся друг от друга порядком смены состояний определяется величиной (N-1)!. Для N=8 существует 5040 вариантов схем.

Рассмотрим синтез двоичного счетчика с произвольным порядком счета и N=8 с использованием JK — триггера 155 серии.

Пусть смена состояний счетчика будет

Составим таблицу функционирования счетчика (таблица 4)

Исходя из таблицы функционирования счетчика для каждого триггера составим прикладные таблицы (рисунок 13).

Таблица 3 — Функционирование счетчика с N = 8

Рисунок 13 — Прикладные таблицы триггеров счетчика с произвольным порядком счета

Используя характеристическую таблицу JK-триггера (таблица 2),преобразуем прикладные таблицы в карты информационных входов J i и K i (рисунок 14).

На рисунке 15 представлена схема счетчика, построенного по полученным уравнениям.

2.5 Синтез недвоичных счетчиков

Недвоичные счетчики имеют N = 2 m . Принцип их построения состоит в исключении некоторых устойчивых состояний обычно двоичного счетчика, являющихся избыточными для недвоичного счетчика. Избыточные состояния исключаются с помощью обратных связей внутри счетчика. Обратные связи образуют введением дополнительных логических цепей, соединяющих входы и выходы соответствующих триггеров.

Читайте так же:
Счетчик топанья 7 букв

Рисунок 14 — Карты Карно информационных входов триггеров счетчика с произвольным порядком счета

Рисунок 15 — Схема счетчика с N = 8 произвольным порядком счета

Из карт Карно имеем следующие уравнения информационных входов триггеров

.

Задача синтеза недвоичного счетчика сводится к определению необходимых обратных связей и минимизации их числа. Количество триггеров в недвоичном счетчике определяется из выражения

где [log 2 N] — двоичный логарифм заданного коэффициента пересчета N, округленный до ближайшего большего целого числа.

Число исключаемых избыточных состояний равно

Поскольку можно исключить любые состояния в любых комбинациях, то общее число схем недвоичного счетчика с одним и тем же N и всеми вариантами изменения порядка счета определяется величиной

.

В общем случае выбор исключаемых состояний определяется назначением недвоичного счетчика.

Рассмотрим пример построения синхронного счетчика с N=3 на JK триггерах 155 серии.

Он строится на основе двоичного счетчика, состоящего из двух триггеров, так как

m = [log 2 N] = [log 2 3] = 1,58 =2.

Число избыточных состояний счетчика равно

Из возможных состояний счетчика (00,01,10,11) исключаем, например, состояние Q 1 Q 2 . Порядок изменения состояний примем следующий

.

Таблица 4 — Функционирование счетчика с N = 3

Составим таблицу функционирования счетчика (таблица 5), на основании которой составляем прикладные таблицы триггеров и производим преобразование их в карты Карно информационных входов J i и K i (рисунок 16).

Исключенное состояние в прикладных картах и картах Карно отмечаем черточкой.

Рисунок 16 — Прикладные таблицы и карты Карно информационных входов JK-триггеров счетчика с N=3

Из карт Карно имеем следующие уравнения информационных входов:

Рисунок 17 — Синхронный счетчик с N=3

Таким образом, для построения недвоичного синхронного счетчика с К сч =3 необходимо J — вход первого триггера соединить с инверсным выходом второго триггера, а J — вход последнего соединить с прямым выходом первого триггера. На К — входы обоих триггеров необходимо подать постоянный потенциал, соответствующий логической единице. Схема счетчика показана на рисунке 17.

Аналогичным образом строятся синхронные счетчики с другими недвоичными коэффициентами пересчета.

2.6 Синтез двоично — десятичных счетчиков

Среди недвоичных счетчиков в отдельный класс выделяют двоично — десятичные счетчики с N=10, которые строятся на основе четырех триггерных двоичных счетчиков исключением шести состояний.

В разных вариантах схем одним и тем же десятичным числам могут соответствовать различные четырехразрядные кодовые комбинации в зависимости от исключенных состояний. Иными словами такие счетчики работают в различных двоично — десятичных кодах.

Существует большое число двоично — десятичных кодов, часть из которых приведена в таблице 5. Особую группу составляют самодополняющиеся коды. Характерной особенностью этих кодов является соответствие обратных двоичных чисел обратным десятичным числам.

Порядок синтеза синхронных двоично-десятичных счетчиков принципиально не отличается от синтеза недвоичных счетчиков. Разница заключается лишь в том, что выбор комбинации шести исключаемых состояний определяется исходя из двоично — десятичного кода, в котором должен работать счетчик.

В качестве примера рассмотрим синтез счетчика, работающего в коде 8421, или коде прямого замещения.

Согласно таблице 6 при работе двоично — десятичного счетчика в указанном коде необходимо исключить состояния

.

Таблица 5 — Кодирование десятичных чисел

Составим таблицу переходов триггеров (таблица 6).

Построим прикладные таблицы и карты Карно для входов J i и K i всех триггеров счетчика (рисунок 18), используя таблицу функционирования счетчика (таблица 6) и характеристическую таблицу JK — триггера (таблица 2). Избыточные состояния в таблицах и картах Карно отметим черточкой.

После минимизации получим следующие уравнения информационных входов JK-триггеров счетчика

.

Таблица 6 — Переходы триггеров

Согласно этим уравнениям построим схему счетчика (рисунок 19).

голоса
Рейтинг статьи
Ссылка на основную публикацию