Schetchiksg.ru

Счетчик СГ
0 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Счетчики с групповым переносом

Счетчик с групповым переносом

Для повышения быстродействия счетчиков с большим количеством разрядов применяют схемы с групповым переносом.

В схеме на рис. 10.10 принято, что внутри группы [1: К] разрядов перенос организован последовательным способом, а

между группами – параллельным. Полное количество разрядов в счетчике n =КL, где К – число разрядов в группе, L- количество групп.

τp – время формирования группового переноса или переноса между разрядами.

Время регистрации счетчика Трег = τp (K + L – 1).

Рис. 10.10. Двоичный счетчик с групповым переносом

Двухтактный регистр сдвига вправо на R–S- триггерах

Схема на рис. 10.1 построена на синхронизируемых R–S- триггерах. Каждый разряд регистра сдвига включает в себя два одноступенчатых R–S- триггера. Режим сдвига может также рассматриваться как процесс ввода информации в регистр в последовательном коде парафазным способом через входные контакты Р[0]. В данной схеме, кроме того, предусмотрен ввод информации в параллельном коде однофазным способом. Для этой цели сначала все триггеры устанавливаются сигналом ГШ в нуль, а затем сигналом ПР устанавливаются в “1” в соответствии со значением кода W[1:2].

Рис. 10.1.Схема регистра сдвига вправо на один разряд

Составим МОДИС- модель для схемы на рис.10.1.

‘ЗАВИСИМ’ Q [1:2], РГ [1:2];

‘ИНЕЗАВ‘ ГШ, СДВ, ПР;

Q [1] ’:=‘ ‘ЕСЛИ’ ( ПР * W[1] + СДВ + ГШ) > 1 ’ТО’ ↑

‘ИНЕСЛИ’ ПР * W[1] ‘ТО’ 1

‘ИНЕСЛИ’ СДВ ‘ТО’ РГ[0]

РГ [1] ’:=‘ ‘ЕСЛИ’ IСДВ ‘ТО’ Q[1]

РГ [1:2] ‘:=‘ ‘ЕСЛИ’ ГШ ‘ТО’ 0

‘ИНЕСЛИ’ ПР ‘ТО’ W[1:2]

‘ИНЕСЛИ’ СДВ ‘ТО’ ‘СДВПР’ 1

Рис. 10.2. Временная диаграмма работы регистра сдвига

Триггеры первой ступени Q[1:2] управляются передними фронтами импульсов сдвига, а триггеры второй ступени РГ[1:2] — задними фронтами этих же импульсов (рис.10.2).

Рис. 10.3. УГО регистра сдвига на двухтактных R-S- триггерах

Поэтому, как видно из временной диаграммы, моменты срабатывания триггеров 2-й ступени запаздывают на 0,5 такта.

На схеме (рис.10.1) сдвиг информации реализуется двухфазным способом. УГО регистра сдвига показано на рис. 10.3.

Реверсивный счетчик

Реверсивный счетчик обеспечивает, как суммирование, так и вычитание импульсов из содержимого счетчика.

Существуют две основные структуры реверсивных счетчиков:

1) на вход схемы подается одна последовательность входных импульсов, но в каждый момент времени известен ее знак или режим работы счетчика,

2) на вход реверсивного счетчика поступают две последовательности импульсов с разными знаками.

Схема, представленная на рис. 10.11, соответствует первой структуре. На вход схемы поступает одна последовательность сигналов. Триггер знака ТЗн определяет режим работы счетчика.

Рис. 10.11. Реверсивный счетчик

В режиме сложения формируется входной сигнал с положительным знаком и последовательность переносов

в режиме вычитания — последовательность заемов

таким образом, на входе первого триггера Q1 появляются две последовательности сигналов с разными знаками, что соответствует второй структуре. На рис.10.12 показано УГО реверсивного счетчика этого типа.

Составим МОДИС-описание схемы счетчика, примем, что он состоит из восьми разрядов.

Q1 ‘:=‘ ‘ЕСЛИ’ Р0 V Z0 ‘ТО’ IQ1 ‘ИНАЧЕ’ Q1 ;

P1 ‘:=‘ Q1 * P0; Z ‘:=’ IQ1 * Z ;

Q [1:8] ’:=‘ ‘ЕСЛИ’ ТЗн * X0 ‘ТО’ Q[1:8] + 1

‘ИНЕСЛИ’ IТЗн * X0 ‘ТО‘ Q[1:8] – 1

Рис. 10.12. УГО реверсивного счетчика

Дешифраторы

Дешифратор — ФУ, который предназначен для декодирования (определения) состояния регистров или счетчиков, т.е. преобразования двоичного или иного кода в единичный позиционный код.

На рис.10.15 показано объединение регистра и дешифратора в одну схему.

Рис. 10.15. Объединение регистра и дешифратора

Составим МОДИС-описание логической схемы дешифратора для трехразрядной двоичной переменной X.

D0 ‘:=‘ IX0 * IX1 * IX2 * IX3;

D1 ‘:=‘ X0 * IX1 * IX2 * IX3;

D15 ‘:=‘ X0 * X1 * X2 * X3;

Дешифраторы бывают одноступенчатые (рис.10.16), двухступенчатые и многоступенчатые.

10.4.1. Одноступенчатый дешифратор

Рис. 10.16. Принципиальная схема одноступенчатого дешифратора

Сложность логической схемы (ЛС) дешифратора оценивается по суммарному количеству входов всех логических элементов, входящих в его состав. Для одноступенчатого дешифратора

M = n — количество входов ЛС.

n –количество разрядов в двоичном коде.

Если n =10, то M = 10 ∙1024 = 104.

Читайте так же:
Как обнулить счетчик для модемов

10.4.2. Двухступенчатый дешифратор

Допустим, что на входе дешифратора функция шести переменных

.

Запишем логическое выражение для одного из выходов дешифратора в виде конъюнкции от шести переменных X [0: 5]. Затем с помощью круглых скобок представим его в виде произведения двух конъюнкций от трех переменных. Таким же образом нужно записать выражения для всех остальных выходов дешифратора

.

Первая конъюнкция в круглых скобка представляет собой один из выходов одноступенчатого дешифратора функции трех переменных X [0 :2], вторая конъюнкция — соответственно от переменных X [3 :5]. Произведение двух этих конъюнкций в круглых скобках представляет собой вторую ступень дешифратора. Соответствующая логическая схема двухступенчатого дешифратора представлена в виде фрагмента на рис. 10.17.

Подсчитаем суммарное количество входов логических схем для двухступенчатого дешифратора. На рис. 10.17 имеются два дешифратора первой ступени, каждый из них на три входных

переменных, и один дешифратор второй ступени, который объединяет оба дешифратора первой ступени.

М2ст = ( n/2*2*n/2)*2+2*2n = n*2n/2 + 2n+1

Рис. 10.17. Двухступенчатый дешифратор

При очень большом количестве разрядов строятся многоступенчатые дешифраторы.

.

Качество дешифраторов характеризуется, кроме того, быстродействием.

— задержка логического элемента “И”.

Временное запаздывание одноступенчатого дешифратора , двухступенчатого — .

При проектировании дешифратора необходимо выбрать некоторый оптимум между сложностью аппаратуры и временной задержкой, которую он вносит в систему.

Аналогично можно построить и двоично-десятичный дешифратор (рис.10.18).

Рис. 10.18. УГО двоично-десятичного дешифратора

Мультиплексор

Мультиплексор — ФУ, обеспечивающий передачу данных с одного из нескольких входов на выход в зависимости от значения управляющего сигнала.

Рис. 10.21. УГО мультиплексора

На рис. 10.21 показано УГО, а на рис. 10.22 представлена логическая схема мультиплексора, а также обозначены его входы.

F ’:=‘ ‘ЕСЛИ’ D1 ‘ТО’ X1

‘ИНЕСЛИ’ D2 ‘ТО’ X2

‘ИНЕСЛИ’ Dn ‘ТО’ Xn

Рис. 10.22.Функциональная схема мультиплексора

Демультиплексор

Демультиплексор – ФУ, который обеспечивает передачу входного сигнала на один из нескольких выходов в зависимости от значения управляющего сигнала. Функциональная схема и УГО демультиплексора показаны на рис.10.23 и 10.24.

Мультиплексор и демультиплексор используются в составе различных цифровых устройств для преобразования параллельных кодов в последовательные и обратно.

Рис. 10.23. Функциональная схема демультиплексора

Рис. 10.24. УГО демультиплексора

Полусумматор одноразрядный

Полусумматор одноразрядный – это логическая схема, обеспечивающая суммирование двух двоичных цифр.

П = а & b V a & b = а b = М2( a,b)

М2( a,b) — сумма по модулю 2

q – перенос q = а & b.

аbПq

В табл. 10.4 представлена ТИ полусумматора, и в соответствии с этой таблицей составлены логические функции для полусуммы (П) и переноса (q).

Рис. 10.25. УГО сумматора по модулю 2

Также показаны УГО сумматора по модулю 2 (рис.10.25) и УГО полусумматора, выполняющего функцию сложения двух двоичных

цифр (рис. 10.26). Как следует из табл. 10.4, если а = в,

то М2( a,b)=0, т.е. сумма четна. Если же а≠в, то М2( a,b)=1 , т.е. нечетна.

Рис. 10.26. УГО полусумматора

Могут быть построены логические схемы полусумматоров комбинационного типа (рис. 10.27) и накапливающего типа (рис. 10.28).

Рис. 10.27. Логическая схема комбинационного полусумматора

Накапливающий полусумматор строится на основе триггера со счетным входом. На рис. 10.28 триггер выполняет функцию полусуммирования. Если на счетный вход подать в после-довательном коде многоразрядную двоичную переменную

А = f (a1, a2, a13,… ak ),

то подсчитывается четность числа единиц в этой переменной.

Рис. 10.28. Логическая схема накапливающего сумматора

knigechka

Сайт содержит тексты редких методических пособий, лабораторных и контрольных работ. Вообщем, то что трудно найти в сети но очень нужно для подготовки к экзаменам, в частности на заочной форме обучения.

  • Подписка (RSS)
  • Коментарии (RSS)

СИНТЕЗ КОМБИНАЦИОННЫХ И НАКАПЛИВАЮЩИХ СЧЕТЧИКОВ

Различают комбинационные и накапливающие счетчики. Комбинационный счетчик – это комбинационная схема, формирующая на своих выходах код (целое двоичное число), который больше (меньше) входного кода на целое число . Как правило, , где Накапливающий счетчик – это последовательностная схема (схема с памятью), которая в каждом такте счета увеличивает (уменьшает) код своего состояния на целое число, не обязательно являющееся степенью двойки. Схемы счетчиков, изменяющих свое состояние на целое число, не являющееся степенью двойки, будут рассмотрены на практическом занятии, посвященном двоичным сумматорам.

Читайте так же:
Жки индикатор счетчика энергии

Пример 2. Спроектировать четырехразрядный комбинационный инкрементирующий (суммирующий) двоичный счетчик, т.е. комбинационную схему, выполняющую микрооперацию В(1:4):= A(1:4)+1, где A(1:4) – входы схемы, B(1:4) – выходы схемы. Старшим считается первый разряд счетчика.

Синтезируем схему типового i-го разряда счетчика (рисунок 9,а) и наберем из этих схем требуемую разрядность счетчика, как это показано на рисунке 9,б Подобный подход — один из основных подходов при синтезе операционных элементов.

На входы i-го разряда счетчика (рисунок 9,а) поступают сигналы ai

i-ый разряд входного кода А и pi перенос (в вычитающем счетчике – заем) в этот разряд из предыдущего младшего разряда счетчика. Счетчик суммирует два указанных сигнала и выдает на выход два сигнала – bi (i-ый разряд выходного кода В) — сумма входных сигналов, pi-1 – перенос (заем) в следующий старший разряд. Перенос в самый младший разряд n-разрядного счетчика (рисунок 9,б) pn равен 1, т.к. счетчик выполняет функцию прибавления (декрементирующий счетчик – вычитания) единицы из младшего разряда. Перенос (заем) из старшего разряда p может быть использован для наращивания разрядности счетчика.

Зависимость выходов одноразрядного суммирующего счетчика от входов приведена в таблице 5. Подобная информация для вычитающего счетчика приведена в таблице 6.

Выходные сигналы для одноразрядного суммирующего счетчика вычисляются по формулам:

Аналогичные формулы для вычитающего счетчика:

Анализ приведенных формул позволяет сделать заключение о том, что сигнал bi вычисляется одинаково как в суммирующем, так и в вычитающем счетчике (сложение по модулю два сигналов ai и pi).

Суммирующий счетчик отличается от вычитающего только тем, что в нем значение выходного сигнала pi-1 зависит от прямого значения входного сигнала ai , а в вычитающем – от инверсного.

Перенос в самый младший разряд как вычитающего, так и суммирующего счетчика должен быть тождественно равен 1 (pn =1), чтобы выполнялась микрооперация счета.

для суммирующего счетчика и

для вычитающего счетчика.

Следовательно, самый младший разряд комбинационного счетчика может быть реализован с помощью инвертора.

Важно понимать, что в суммирующем счетчике перенос в следующий старший разряд определяется прямыми значениями ai всех предыдущих младших разрядов, а в вычитающем — инверсными. В следующих примерах как при сложении так и при вычитании переносы во все разряды счетчика равны 1.

Перенос в вычитающем счетчике называют заемом, что не принципиально при построении электрической схемы.

Различают комбинационные счетчики с последовательным (сквозным) и параллельным переносом. В счетчиках с последовательным переносом для вычисления сигнала используется формула для суммирующего счетчика, для вычитающего счетчика.

В счетчиках с параллельным переносом для вычисления сигнала pi-1 используется формула для суммирующего счетчика, для вычитающего счетчика (эти две формулы логически эквивалентны двум предыдущим формулам соответственно). Схема с последовательным переносом имеет меньшую сложность (2 входа элемента «И» для реализации переноса в каждый разряд, начиная с (n-2)-го). Недостаток схемы – сравнительно невысокое быстродействие (значение выходного кода станет действительным только после того как входной сигнал пройдет через все логические элементы, формирующие переносы). Платой за высокое быстродействие схемы с параллельным переносом (задержка формирования переноса в любой разряд, начиная с (n-2)-го, равна задержке одного элемента, формирующего перенос) является увеличение сложности (число входов элемента «И», формирующего перенос возрастает с увеличением номера разряда счетчика).

Схема четырехразрядного комбинационного инкрементирующего (суммирующего) двоичного счетчика с последовательным переносом приведена на рисунке 10.

Компромиссное решение между количеством используемого оборудования и быстродействием счетчика может быть получено при использовании принципа групповой организации переноса между разрядами счетчика. В этом случае n-разрядный счетчик разбивается на последовательность групп, по m соседних разрядов в каждой группе. В пределах разрядов одной группы переносы вырабатываются параллельно для всех разрядов групп, а между группами переносы распространяются последовательно [1].

В ОА для решения ряда задач могут использоваться реверсивные комбинационные счетчики. Такой счетчик выполняет две микрооперации:

Читайте так же:
Найти работу счетчик ревизор

y1: B(1:n) := A(1:n) +1, y2: B(1:n) := A(1:n) – 1 .

Значения выходных сигналов такого счетчика могут вычисляться, например, по следующим функциям:

где – перенос в i-ый разряд счетчика при сложении,

– перенос в i-ый разряд счетчика при вычитании (так называемый заем),

– сигнал, суммирующий перенос и заем в соответствующих разрядах счетчика с учетом поданного в схему управляющего сигнала.

Теперь рассмотрим накапливающие счетчики, выполняющие микрооперацию (инкрементирующий), микрооперацию (декрементирующий), обе микрооперации (реверсивный). Анализ реализуемых функций позволяет сделать вывод о том, что накапливающий счетчик – это схема, содержащая элементы памяти.

В качестве примера на рисунке 11 приведена функциональная схема четырехразрядного суммирующего счетчика с последовательным переносом. В накапливающих счетчиках последовательный перенос отличается от сквозного.

Типовым разрядом комбинационного счетчика является Т-триггер в счетном режиме. Таблица истинности T- триггера – таблица 7. Для обеспечения счетного режима работы триггеров (т.е. режима переключения в противоположное состояние по каждому импульсу, поступающему на синхровход) в соответствии с таблицей 7 на входы T всех триггеров подана логическая 1. Сигналы межразрядных переносов поданы на С-входы соответствующих триггеров.

Таблица 7

Вычитающий счетчик будет отличаться от суммирующего только тем, что перенос в следующий старший разряд будет определяться инверсным значением предыдущих разрядов (то есть в данном случае сигнал переноса будет сниматься не с прямого, а с инверсного выхода соответствующего триггера).

Результат микрооперации счета является действительным через промежуток времени tсчета = 4tтр с момента подачи в схему синхроимпульса , где tтр – время переключения триггера. Это объясняется тем, что триггеры срабатывают последовательно.

Для увеличения быстродействия счетчика применяются схемы со сквозным и параллельным переносом. В этих схемах синхросигнал подается параллельно на С-входы всех триггеров, т.е. все триггеры переключаются одновременно. К моменту переключения триггеров на логических элементах формируются межразрядные переносы по формуле:

, i = n, n-1, n-2,…1 (для n- разрядного счетчика со сквозным переносом),

(для n- разрядного счетчика с параллельным переносом), где Ti – вход i-го триггера, Qi – выход i-го триггера.

Приведенные выше формулы справедливы для суммирующих счетчиков. В соответствующие формулы для вычитающих счетчиков сигналы войдут с инверсией. Функциональная схема четырехразрядного вычитающего счетчика со сквозным переносом приведена на рисунке 12. В этой схеме

tсчета = tтр+2tкс, где tкс— время задержки комбинационной схемы, формирующей сигнал переноса. Для счетчика с параллельным переносом tсчета = tтр+ tкс.

В схеме на рисунке 12 межразрядные переносы подаются на Т-входы триггеров. Предложите другие варианты построения подобных схем.

Достоинства и недостатки схем со сквозным, параллельным и групповым переносом обсуждались выше при рассмотрении комбинационных счетчиков.

Пример 3. Синтезировать четырехразрядный инкрементирующий накапливающий двоичный счетчик по модулю десять. Тип переноса – параллельный. Элементная база — триггеры К155ТВ1.

Кроме микрооперации счета операционный элемент должен выполнять микрооперацию сброса у0: С(1:4):=0000 и установки у1: С(1:4):=0101 и выдавать осведомительный сигнал x=(С(1:4):=0000).

Условно-графическое обозначение (УГО) микросхемы К155ТВ1 приведено на рисунке 13.

Состояния триггера К155ТВ1 приведены в таблице 8. J-K-триггер является синхронным двухступенчатым. Первая ступень синхронизируется прямым значением синхросигнала и, следовательно, срабатывает по нарастающему фронту синхроимпульса (будем называть его просто фронтом), вторая ступень синхронизируется инверсным значением синхросигнала и соответственно срабатывает по ниспадающему фронту синхроимпульса (будем называть его срезом). Следовательно, переключение J-K- триггера осуществляется по ниспадающему фронту (срезу) синхроимпульса (это необходимо учитывать при построении временных диаграмм счета).

Преимущество двухступенчатых элементов памяти состоит в том, что момент приема информации со входов на триггер (срабатывание первой ступени) и момент выдачи информации на выходы триггера (срабатывание второй ступени) разделены во времени (на время длительности синхроимпульса минус время срабатывания первой ступени триггера). Это позволяет схемам, в которых используется двухступенчатая память, работать устойчиво, когда один и тот же запоминающий элемент (триггер) в одном и том же такте является и источником и приемником информации. Примером может служить рассматриваемая схема счетчика. По фронту синхроимпульса в схеме счетчика переключатся первые ступени всех триггеров в соответствии со сформированными на логических элементах (вентилях) сигналами межразрядных переносов (длительность синхроимпульса должна быть больше, чем время переключения первой ступени триггеров). Переключение осуществится корректно, т. к. во время длительности синхроимпульса информация на выходах триггеров (выходах второй ступени), используемых для вычисления сигналов переноса, не изменяется. По срезу синхроимпульса информация с первой ступени триггеров перепишется на вторую ступень. Следующее срабатывание схемы произойдет по следующему синхроимпульсу.

Читайте так же:
Счетчик бензина при заправке

Логика работы асинхронного RS-триггера микросхемы К155ТВ1 совпадает с описанной выше для микросхемы К155ТМ2.

Open Library — открытая библиотека учебной информации

Открытая библиотека для школьников и студентов. Лекции, конспекты и учебные материалы по всем научным направлениям.

  • Главная

Категории

  • Астрономия
  • Биология
  • Биотехнологии
  • География
  • Государство
  • Демография
  • Журналистика и СМИ
  • История
  • Лингвистика
  • Литература
  • Маркетинг
  • Менеджмент
  • Механика
  • Науковедение
  • Образование
  • Охрана труда
  • Педагогика
  • Политика
  • Право
  • Психология
  • Социология
  • Физика
  • Химия
  • Экология
  • Электроника
  • Электротехника
  • Энергетика
  • Юриспруденция
  • Этика и деловое общение

Связь Счетчики с групповой сруктурой

Используются для увеличения разрядности. В таких счетчиках можно использовать:

а) последовательно-параллельный перенос;

б) параллельно-последовательный перенос;

в) параллельно-параллельный перенос.

Суть методов рассмотрим на примере структуры последовательно-параллельного переноса, показанного на рис.4.6 а).

(1). Разряды счетчика разбиваются на группы 1,2,… по n разрядов, внутри которых используется последовательный перенос, а между группами – параллельный, как показано на рис.4.6 а), сигнал переноса между ними формируется элементами И при условии, что в группе всœе разряды перешли в «1».

Время установления выходого кода: tк max= (tк тр·n)l+t пд·k, где

n – число разрядов в группе,

tк тр – время переключения триггера,

t пд – время срабатывания И,

k – число элементов И.

(2). При параллельно-последовательном соединœении в группе используется параллельный перенос, а между группами – последовательный.

Время установки кода:

tк max= (tк тр+t пд)l (t пд, tк тр, tк max – те же значения).

(3). При параллельно-последовательном переносœе

tк max= (tк тр+t пд)+ t ‘пд, где

t к тр – время срабатывания разрядного триггера,

t пд – время срабатывания элемента И в группе,

t ‘пд – время срабатывания элемента И между группами.

Примечание.В принципе, число разрядов в каждой группе может быть произвольным. В частности если взять по одному разряду в группе и параллельный перенос между ними, то схема вырождается в так называемую схему со сквозным переносом (рис.4.6 б). Здесь переключение всœех триггеров происходит одновременно, но с задержкой на время последовательного срабатывания всœех элементов И, то есть

tк max= tк тр+n·t пд, где

n – число разрядов (групп),

tк тр – время срабатывания триггера и t пд – время формирования сигнала на выходе И.

Здесь время t к max, как и в счетчике с последовательным переносом, зависит от числа разрядов, а выигрыш во времени получается за счет более короткого времени срабатывания элемента И по сравнению со временем срабатывания разрядного триггера.

Читайте также

Используются для увеличения разрядности. В таких счетчиках можно использовать: а) последовательно-параллельный перенос; б) параллельно-последовательный перенос; в) параллельно-параллельный перенос. Суть методов рассмотрим на примере структуры. [читать подробенее]

Счетчик со сквозным переносом.

В литературе данную схему часто называют счетчик с последовательным переносом, однако его параметры отличаются от параметров счетчика с последовательным переносом, ранее нами рассмотренным, что проявляется если . Если же, то счетчики с последовательным и сквозным переносом имеют близкие динамические параметры.

Счетчик с комбинированным (или групповым) переносом.

Весь счетчик разбивается на группы. Внутри группы организуют параллельный перенос, между группами перенос сквозной либо последовательный.

Предположим все 12 разрядов счетчика в 0, при поступлении первых импульсов работает только первая группа, т.к. среди Q, Q1, Q2, Q3 есть хотя бы один 0 и сигнал А равен 0, пока счетчик досчитает до 14. Следующий спад после 14 переводит все разряды первой группы в 1, но к этому времени сигнал «+1» и сигнал А остается в 0. Появление импульса «+1» переведет А в 1, спад же «+1» сбросит все разряды первой группы и сбросит сигнал А. Спад сигнала А увеличит на единицу счетчик второй группы. В результате после числа 15 (01111) получим 16 (10000). Следующий импульс появится на 16-ом периоде «+1».

Читайте так же:
Счетчик считает реактивную нагрузку

Если вместо элементов «И» на вход «+1» группы завести старший разряд предыдущей группы, то между группами получим последовательный перенос.

Реверсивные счетчики.

Существуют два способа построения реверсивных счетчиков:

Основанный на изменении межразрядных связей.

Основанный на обращении кодов.

Построение реверсивного счетчика способом изменения межразрядных связей.

При V=1 верхние конъюнкторы заблокированы. Сигнал с инверсного выхода триггера через два инвертора «И-НЕ» поступает на вход Т, получаем схему суммирующего счетчика с последовательным переносом. ПриV=0 блокируются нижние конъюнкторы и прямой выход триггера через два инвертора «И-НЕ» поступает на вход Т, получаем схему вычитающего счетчика с последовательным переносом.

Построение реверсивного счетчика способом обращения кода.

Прямые значения Инверсные значения

с триггеров с триггеров

Если прямые значения выходов разрядов увеличивается на 1, то их инверсии уменьшаются на 1, следовательно, при выдаче прямого значения разрядов получаем суммирование, а при выдаче инверсного – вычитание. Однако, если в момент смены направления счета, вместо прямого значения выдать инверсное, или наоборот, то момент смены приведет к изменения значения на выходе. Чтобы этого не произошло надо произвести двойную инверсию: 1 – инвертировать содержимое счетчика и 2 – выдать инверсное значение.

Данный способ удобен лишь в том случае, если в счетчике имеются обе микрооперации.

Счетчики с произвольным модулем счета (или не двоичные).

Не двоичные счетчики – это счетчики, у которых M≠2 n , где n – число разрядов, а М – число состояний.

Существует два подхода к реализации таких счетчиков:

За основу берут сразу не двоичный счетчик.

За основу берут двоичный счетчик и удаляют лишние состояния.

К не двоичным счетчикам относят: полиноминальные, счетчики Джонсона и др.

Из двоичных счетчиков не двоичные получают методом блокировки переноса или методом принудительного насчета.

Рассмотрим не двоичные счетчики на примере двоично-десятичного счетчика (модуль счета 10).

В двоично-десятичном коде одна десятичная цифра представлена четырьмя двоичными разрядами. Эти четыре разряда называют тетрадой или декадой.

запрещенные

За основу берут сразу не двоичный счетчик.

Полиноминальные счетчики.

Полиноминальными счетчиками называют пересчетные схемы, получаемые на основе сдвигающих регистров, в которые заведены обратные связи через сумматоры по модулю 2. Часто используют для получения псевдослучайной последовательности чисел.

Сумматор по модулю 2:

Условное графическое обозначение:

Двухвходовые сумматоры на входе D используются лишь в начальный момент для установки начального кода. На вход триггера Q устанавливается многовходовой сумматор, на вход которого заводят прямые или инверсные выходы триггеров. Количество разрядов которые заводят на вход М2 не регламентируются (может быть 1, а может и n+1). Если на вход М2 заводятся только прямые значения Q или четное количество инверсных, то счетчику обязательно требуется сигнал «Пуск». Если число инверсных входов не четно, то сигнал «Пуск» не обязателен, а тогда не нужны и двухвходовые сумматоры по модулю 2.

Многовходовой сумматор дополнительно может быть установлен и на входы других разрядов, не только Q. В стандартном полиноминальном счетчике на вход многовходового сумматора М2 заводят только прямые значения Q и начальная установка такого счетчика состоит из двух этапов:

В начале подают сигнал R, который сбрасывает все триггера и счетчик получает значение 0000. В этом состоянии он может находиться сколь угодно долго.

Далее на один такт сигнала С подается сигнал «Пуск». И в те разряды, куда заведен сигнал «Пуск» вдвинется 1. Во время работы сигнал «Пуск» равен 0. При этом получаем обычный сдвиговый регистр, только на вход Dr заведена сумма разрядов.

Пример: Стандартный счетчик на 7 состояний.

голоса
Рейтинг статьи
Ссылка на основную публикацию