Синхронный счетчик с синхронным переносом

Синхронные (или параллельные) счетчики

Синхронные (или параллельные) счетчики представляют собой наиболее быстродействующую разновидность счетчиков. Наращивание их разрядности при соблюдении определенных условий не приводит к увеличению полной задержки срабатывания. То есть можно считать, что именно синхронные счетчики работают как идеальные счетчики, все разряды которых срабатывают одновременно, параллельно. Задержка срабатывания счетчика в этом случае примерно равна задержке срабатывания одного триггера. Достигается такое быстродействие существенным усложнением внутренней структуры микросхемы.

Вместе с тем недостатком синхронных счетчиков является более сложное управление их работой по сравнению с асинхронными счетчиками и с синхронными счетчиками с асинхронным переносом. Поэтому синхронные счетчики целесообразно применять только в тех случаях, когда действительно требуется очень высокое быстродействие, очень высокая скорость переключения разрядов. Иначе усложнение схемы управления может быть не оправдано.

Рис. 10.1. Временная диаграмма работы синхронных двоичных счетчиков

Временная диаграмма работы синхронного счетчика (рис. 10.1) отличается от временной диаграммы синхронного счетчика с асинхронным переносом способом формирования сигнала переноса, используемого при каскадировании счетчиков для увеличения разрядности. Сигнал переноса CR (от английского «Carry») вырабатывается в данном случае тогда, когда все выходы счетчика устанавливаются в единицу (при прямом счете) или в нуль (при обратном, инверсном счете). Входной тактовый сигнал в образовании сигнала переноса при этом не участвует.

При каскадировании (совместном включении для увеличения разрядности), например, двух счетчиков тактовые входы С обоих счетчиков объединяются, а сигнал переноса первого счетчика подается на вход разрешения счета (ECT) второго счетчика. В результате второй счетчик будет считать каждый шестнадцатый входной тактовый импульс (так как он будет срабатывать только при переносе от первого счетчика). Выходные сигналы второго счетчика будут переключаться по фронту общего тактового сигнала одновременно с выходными сигналами первого счетчика. Условием правильной работы будет в данном случае следующее: за период тактового сигнала должен успеть выработаться сигнал переноса первого счетчика.

Рис. 10.2. Синхронные счетчики стандартных серий

В стандартные серии микросхем входят несколько разновидностей синхронных (параллельных) счетчиков (рис. 10.2). Различаются они способом счета (двоичные или двоично-десятичные, реверсивные или не реверсивные) и управляющими сигналами (наличием или отсутствием сигнала сброса). Все счетчики считают по положительному фронту тактового сигнала, все имеют выход переноса CR и входы расширения для каскадирования. Все счетчики имеют возможность параллельной записи информации.

Счетчики ИЕ9 и ИЕ10 отличаются друг от друга только тем, что ИЕ9 — двоично-десятичный, а ИЕ10 — двоичный. Микросхемы имеют вход асинхронного сброса –R, по нулевому уровню на котором все выходы счетчика сбрасываются в нуль. Счет (только прямой) производится по положительному фронту на тактовом входе С. Параллельная запись осуществляется синхронно, по положительному фронту на тактовом входе С при установленном в нуль сигнале разрешения записи –EWR. Сигналы ECR («Enable Carry» — разрешение переноса) и ECT («Enable Count» — разрешение счета) используются при каскадировании микросхем. Разница между этими сигналами в том, что сигнал ECR не только запрещает счет, как сигнал ECT, но еще и запрещает выработку сигнала переноса CR. Счет идет при единичных сигналах на обоих входах ECT и ECT и при единичном сигнале на входе –EWR. Положительный сигнал переноса CR вырабатывается при максимально возможном коде на выходах счетчика (15 для ИЕ10 и 9 для ИЕ9) и при положительном сигнале на входе ECR. Таблица режимов работы счетчиков ИЕ9 и ИЕ10 представлена в табл. 10.1.

Счетчики ИЕ12 (двоично-десятичный) и ИЕ13 (двоичный) отличаются от ИЕ9 и ИЕ10 тем, что они реверсивные, то есть допускают как прямой, так и обратный счет. Кроме того, у них несколько другое управление. Считают они также по положительному фронту тактового сигнала С при нулевом уровне на входе разрешения счета ECT. Прямой счет осуществляется при нулевом уровне на входе управления U/D, обратный — при единичном уровне на входе U/D. Переключение уровней на входах U/D и ECT допускается только при положительном сигнале на тактовом входе С. Сброс счетчиков ИЕ12 и ИЕ13 в нуль не предусмотрен, зато имеется возможность асинхронной параллельной записи информации по нулевому уровню сигнала параллельной записи –WR.

Положительный сигнал на выходе параллельного переноса CR появляется при достижении максимального кода (15 для ИЕ13 и 9 для ИЕ12) при прямом счете или при достижении нулевого кода при обратном (инверсном) счете. Имеется также выход последовательного переноса Р, отрицательный импульс на котором вырабатывается при положительном сигнале CR и повторяет отрицательный импульс на тактовом входе С (аналогично рассмотренным ранее счетчикам ИЕ6 и ИЕ7).

Режимы работы счетчиков ИЕ12 и ИЕ13 представлена в табл. 10.2.

Микросхемы ИЕ16 (двоично-десятичный счетчик) и ИЕ17 (двоичный счетчик) отличаются от рассмотренных синхронной параллельной записью по фронту тактового сигнала С, возможностью прямого и обратного счета и отсутствием сигнала сброса в нуль.

Срабатывают счетчики ИЕ16 и ИЕ17 по положительному фронту тактового сигнала С. При нулевом уровне на входе разрешения записи -EWR по фронту сигнала С в счетчик записывается информация со входов данных D1, D2, D4, D8. При единичном уровне на входе –EWR по положительному фронту сигнала С происходит счет. Направление счета определяется входом U/D: при единице на этом входе счет прямой, при нуле — обратный. Имеются два входа расширения: вход разрешения счета –ECT и вход разрешения переноса –ECR. Различаются эти два входа тем, что сигнал –ECR не только запрещает счет, как сигнал –ECT, но еще и запрещает выработку сигнала переноса. Переключение уровней на входах U/D, –ECT и –ECR надо производить только при единичном уровне на тактовом входе С.

Отрицательный сигнал переноса –CR (синхронный) вырабатывается при достижении на выходах счетчика максимального кода (15 для ИЕ7 или 9 для ИЕ16) при прямом счете или нулевого кода при обратном счете.

Режимы работы счетчиков ИЕ16 и ИЕ17 приведены в табл. 10.3.

Возможности применения синхронных (параллельных) счетчиков очень широки. Достаточно сказать, что они без всяких проблем могут заменить во всех схемах как асинхронные (последовательные) счетчики, так и синхронные счетчики с асинхронным (последовательным) переносом. При необходимости достижения максимального быстродействия они имеют большие преимущества по сравнению со всеми другими счетчиками. Их выходной код устанавливается одновременно при любом количестве разрядов без применения дополнительных выходных регистров (которые требовались в случае асинхронных счетчиков и синхронных счетчиков с асинхронным переносом).

Мы рассмотрим здесь всего несколько схем, иллюстрирующих характерные особенности именно синхронных счетчиков.

studopedia.org — Студопедия.Орг — 2014-2021 год. Студопедия не является автором материалов, которые размещены. Но предоставляет возможность бесплатного использования (0.003 с) .

Синхронные счетчики с параллельным переносом на увеличение. Структурная схема, эпюры напряжений. Достоинства и недостатки. Формирование сигнала переноса.

Способы описания алгоритма функционирования счетчиков на языке проектирования AHDL.

Формирование сигнала переноса.

Синхронные счетчики с параллельным переносом на уменьшение. Структурная схема, эпюры напряжений. Достоинства и недостатки. Формирование сигнала переноса.

Способы описания алгоритма функционирования счетчиков на языке проектирования AHDL.

Рискну предположить, что логика та же самая. Используем инверсный выход и все счастливы. Все остальное должно совпадать.

Синхронные реверсивные счетчики. Структурная схема, эпюры напряжений. Достоинства и недостатки. Способы описания алгоритма функционирования счетчиков на языке проектирования AHDL.

Выше писали, что реверсивный счетчик – это такой, который может менять направление счета.

Выше представлен двоичный синхронный реверсивный счетчик с параллельной загрузкой. Иначе говоря, выкидываем входы D и получаем то, что нам нужно.

Вообще, ввиду идиотизма написания примера для каждого счетчика(потому что комбинаций может быть дофига) попробуем продолжить написание пункта 28.5.

Итак. Осталось неописанным такое явление, как параллельная загрузка. Из названия следует, что к каждому триггеру счетчика подводится собственная линия для поддержки счетчиком возможности счета с загруженного значения. Все, в задницу счетчики, это нереально все запомнить. Написал как работают три главных типа, а возможность смены направления счета и прочие апгрейды либо сам придумаешь, либо не запомнишь. Так что ну в пень.

Функциональные узлы последовательностных логических устройств: параллельные регистры и регистровая память– назначение, основные типы. Структурные схемы, эпюры напряжений. Способы описания алгоритма функционирования на языке проектирования AHDL (пакет Max Plus II).

Регистром называется последовательное или параллельное соединение триггеров.

Параллельный регистр.

Структурная схема:

Условное обозначение:

Схема регистровой памяти:

При записи информации в параллельный регистр все биты (двоичные разряды) должны быть записаны одновременно. Поэтому все тактовые входы триггеров, входящих в состав регистра, объединяются параллельно.

Память типа LIFO. Назначение, принцип работы, структурная схема. Варианты применения.

LIFO — акроним Last In, First Out («последним пришёл — первым ушёл», англ. ), абстрактное понятие в способах организации и манипулирования данными относительно времени и приоритетов. В структурированном линейном списке, организованном по принципу LIFO, элементы могут добавляться и выбираться только с одного конца, называемого «вершиной списка». [1] Структура LIFO может быть проиллюстрирована на примере стопки тарелок: чтобы взять вторую сверху, нужно снять верхнюю, а чтобы снять последнюю, нужно снять все лежащие выше.

Часть регистров занята очередью, остальные—свободный резерв на случай ее увеличения. Адрес записи при постановке в очередь задается счетчиком хвоста очереди СТХВ. Сигнал Поставить в очередь, поступая на вход WE разрешения записи, записывает поступившие по входной шине DI данные в тот регистр памяти, номер которого хранится в СТХВ. По срезу сигнала Поставить в очередь выходной код счетчика хвоста увеличивается на 1, подготавливая адрес записи для очередного сигнала Поставить в очередь.

При поступлении сигнала Извлечь из очереди на выходной шине DO появляется слово, хранящееся в том регистре памяти, номер которого задан кодом счетчика головы очереди СТГОЛ. По срезу сигнала выходной код счетчика увеличится на 1, подготовив для выдачи следующее слово, ставшее теперь первым в очереди. Переполнение счетчика хвоста очереди осложнений не вызовет, поскольку после максимально возможного кода счетчика ВСЕ ЕДИНИЦЫ в нем автоматически появится код ВСЕ НУЛИ. Очередь в своем кольце просто переползет хвостом через нулевую отметку счетчика. Так же со временем переползет и голова. В процессе нормальной работы очередь двигается в кольце значений адресов по часовой стрелке, хвостом вперед, удлиняясь или укорачиваясь в соответствии с флюктуациями активности передатчика. Перед началом работы оба счетчика сбрасываются в нуль.

Схема буфера FIFO должна сигнализировать о двух особых ситуациях. Первая — буфер полон, тогда в него нельзя больше записывать, и нужно приостановить передатчик. Вторая — буфер пуст, тогда из него нельзя брать данные, и нужно приостановить приемник.

Функциональная схема:

Диаграмма использования адресов:

Память типа FIFO. Назначение, принцип работы, структурная схема. Варианты применения.

FIFO — акроним First In, First Out («первым пришёл — первым ушёл», англ. ), абстрактное понятие в способах организации и манипулирования данными относительно времени и приоритетов. Это выражение описывает принцип технической обработки очереди или обслуживания конфликтных требований путём упорядочения процесса по принципу: «первым пришёл — первым обслужен» (ПППО). Тот, кто приходит первым, тот и обслуживается первым, пришедший следующим ждёт, пока обслуживание первого не будет закончено, и т.д

Для организации обычной очередности служит буфер типа очередь, или буфер FIFO. Необходимость в таком буфере возникает, когда источник данных поставляет приемнику слова, распределенные во времени нерегулярно, причем интервалы времени между некоторыми словами могут быть меньше, чем время, необходимое приемнику для обработки одного слова. Если потери информации недопустимы, то между источником и приемником включается буфер FIFO, в котором хранится очередь слов, ожидающих обработки.

Функциональная схема:

Диаграмма использования адресов:

Функциональные узлы последовательностных логических устройств: двунаправленные сдвиговые регистры – назначение, структурные схемы, эпюры напряжений. Способы описания алгоритма функционирования на языке проектирования AHDL (пакет Max Plus II).

Последовательный регистр (регистр сдвига) обычно служит для преобразования последовательного кода в параллельный и наоборот. Применение последовательного кода связано с необходимостью передачи большого количества двоичной информации по ограниченному количеству соединительных линий. При параллельной передаче разрядов требуется большое количество соединительных проводников. Если двоичные разряды последовательно бит за битом передавать по одному проводнику, то можно значительно сократить размеры соединительных линий на плате (и размеры корпусов микросхем).

Регистр.

Для запоминания многоразрядных слов необходимое число триггеров объединяют вместе в единый функциональный узел – регистр.

Рисунок 69. Параллельный регистр: а)схема; б), в) условное обозначение.

Регистры используются для промежуточного хранения данных, выходы могут иметь буфер с третьим состоянием. Регистры могут иметь входы предварительной установки и предварительного сброса.

Сдвиговый регистр.

Сдвиговый регистр (shift register) – это регистр, содержимое которого при подаче

управляющего сигнала может сдвигаться в сторону младших или старших разрядов.

Рисунок 70. Сдвиговый регистр: а) схема; б) условное обозначение; в) сдвиг сигнала в

Сколько триггеров в системе, настолько происходит задержка сигнала. На выходе сигнал

Содержание (стр. 28 )

Из за большого объема этот материал размещен на нескольких страницах: 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76

Рис. 14.2. Схема асинхронного суммирующего счетчика на D-триггерах (а), графики его выходных сигналов (б) и схема переноса (в)

переключения. Максимальную частоту имеет первый триггер, а частоты переключения каждого последующего триггера вдвое меньше. Поэтому в качестве первого триггера нужно использовать самый быстродействующий триггер, а быстродействие других триггеров может быть ниже. Для повышения быстродействия можно также использовать ускоренное формирование сигнала переноса между разрядами счетчика.

Рис. 14.3. Схемы одноразрядных синхронных счетчиков: суммирующего (а) и вычитающего (б)

Синхронные счетчики. Для построения синхронных счетчиков используют различные типы счетных синхронных триггеров. Схемы одноразрядных синхронных счетчиков приведены на рис. 14.3. Эти схемы реализованы на синхронных счетных триггерах и логических элементах И для формирования сигналов переноса Р или займа Z. Схема одноразрядного синхронного суммирующего счетчика, приведенная на рис. 14.3 а, реализована подключением счетного входа C1 к счетному входу триггера, а для формирования сигнала переноса Р использовано логическое произведение сигнала разрешения счета V и выходного сигнала Q, т. е. Р=VQ. Переключение триггера происходит по положительному перепаду сигнала на входе С и при наличии сигнала разрешения на входе V. При этом на выходе триггера Q и выходе переноса Р устанавливаются уровни логической единицы.

При отрицательном перепаде сигнала на входе С состояние триггера не изменяется. Очередное переключение триггера произойдет только по новому положительному перепаду импульса на входе С, при наличии сигнала разрешения на входе V.

Таким образом, счетная ячейка обеспечивает синхронное деление на два частоты входных импульсов.

Двоичная вычитающая ячейка отличается от суммирующей тем, что прямой выход Q заменен на инверсный выход Q. На выходе такой ячейки формируется сигнал займа Z=VQ.

Одноразрядный реверсивный счет чик реализуется по схеме, приведенной на рис. 14.4. Для изменения направления счета и формирования сигналов переноса или займа использована логическая схема 2И-ИЛИ. Для изменения направления счета введен специальный вход U/D (Up/Down): при U/D=1 схема работает аналогично счетчику, изображенному на рис. 14.3 б, т. е. является суммирующим счетчиком, а при U/D=0 она

аналогична схеме, изображенной на рис. 14.36, т. е. переходит, в режим вычитания. Использование этих ячеек позволяет реализовать многоразрядные синхронные счетчики.

Схема четырехразрядного суммирующего двоичного синхронного счетчика с параллельным переносом приведена на рис. 14.5. Она отличается от счетчиков с каскадным соединением разрядов тем, что счетные импульсы поступают на тактовые входы С всех триггеров счетчика одновременно. При этом сигналы разрешения счета формируются в логических элементах И как произведение сигнала

разрешения счета V и сигналов Q с прямых выходов всех предыдущих триггеров.

Быстродействие счетчиков с параллельным переносом выше быстродействия декадных счетчиков. Минимальный период следования синхроимпульсов определяется суммой

где tт — время задержки триггера, tл — время задержки логической схемы. По сравнению с последовательным счетчиком максимальная частота счета параллельного счетчика увеличивается примерно в

(n-1) раз и не зависит от числа каскадов. В некоторых случаях функцию логических элементов можно реализовать на внутренних элементах триггера, тогда можно считать, что tл=0 и быстродействие

счетчика зависит только от задержки триггера, т. е. Тсч=tт

Регистры сдвига. Триггерным регистром сдвига называют совокупность триггеров с определенными связями между ними, при которых они действуют как единое устройство. В регистрах сдвига организация этих связей такова, что при подаче тактового импульса, общего для всех триггеров, выходное состояние каждого триггера сдвигается в соседний. В зависимости от организации связей этот

сдвиг может происходить влево или вправо:

Q2®Q1, Q3®Q2, Q4®Q3, . Qn®Qn-1 — сдвиг влево,

Q1®Q2, Q2®Q3, Q3®Q4, . Qn-1®Qn — сдвиг вправо.

Рис. 14.5. Схема четырехразрядного синхронного счетчика с параллельным переносом

Ввод информации в регистр может выполняться различными способами, однако наиболее часто используют параллельный или последовательный ввод, при которых ввод двоичного числа осуществляется или одновременно во все разряды регистра, или последовательно во времени по отдельным разрядам. В счетчиках импульсов находят применение сдвигающие регистры с последовательным вводом и выводом и со сдвигом вправо. На рис. 14.6 а приведена схема четырехразрядного регистра сдвига, выполненного на RS-триггерах. В этой схеме каждый выход Q триггера соединен со входом S последующего разряда, а каждый выход Q — с входом R. Тактовые входы всех триггеров соединены вместе, и поступление сигнала синхронизации осуществляется одним общим импульсом через логический элемент И-НЕ (DD7). Состояние первого триггера определяется входными сигналами на входах X1 и Х2 логического элемента И-НЕ (DD5). На вход X1 подается текущая информация, а на вход XI сигнал разрешения ее передачи. Логические элемент НЕ (DD6) используется для инвертирования входного сигнала, подаваемого на вход S.

На рис. 14.6 б приведены временные диаграммы выходных сигналов триггеров, а в табл. 14.2 — состояния регистра сдвига при записи в первый разряд регистра единичного сигнала. Если при поступлении первого тактового импульса на входах X1 и X2 установлены сигналы Х1=Х2=1, которые затем снимаются к приходу второго тактового импульса, то в результате в первый триггер будет

записан сигнал Q1=1. С приходом второго тактового импульса в первый триггер

Рис. 14.6. Схема регистра сдвига (а) и его выходные сигналы (б)

Состояние выходов четырехразрядного счетчика Джонсона

Синхронные двоичные счетчики

Максимальным быстродействием обладают синхронные двоичные счетчики с параллельным переносом. Как отмечалось выше, в синхронных двоичных счетчиках входные импульсы подаются одновременно на входы синхронизации всех триггеров. Поэтому при поступлении очередного входного импульса будут одновременно переключаться те триггеры, на счетные входы которых до прихода входного импульса поступал единичный сигнал переноса.

Для построения логической схемы, синхронного счетчика с параллельным переносом составим таблицу состояний для i-го разряда и запишем логические функции, описывающие его функционирование, в СДНФ (таблица 8).

Таблица 8 — Таблица состояний для i-го разряда синхронного счетчика с параллельным переносом

. (10)

(11)

Логическая функция (10) представляет собой уравнение T-триггера, поэтому в каждом разряде счетчика следует использовать Т-триггер. Логическая функция (11) показывает, что для формирования сигналов переносов в старшие разряды следует использовать конъюнкторы.

На основании логической функции (11) составим систему логических функций для четырехразрядного синхронного двоичного суммирующего счетчика с параллельным переносом. При этом следует помнить, что в любом синхронном двоичном счетчике триггер младшего разряда работает как асинхронный Т-триггер, поэтому на его счетный вход постоянно поступает единичный сигнал переноса С:

(12)

По системе логических функций (12) построим логическую схему синхронного двоичного суммирующего счетчика с параллельным переносом (рисунок 29).

Рисунок 29 – Логическая схема четырехразрядного синхронного двоичного суммирующего счетчика с параллельным переносом

Достоинством схемы (рисунок 29) является высокое быстродействие, так как сигналы переноса в старшие разряды формируются и передаются одновременно. Время установления кода составляет величину t_уст = t_{зд. тт}, а минимальный период входных импульсов — Т_­мин ≥ t_{зд. тт} + t_{зд. лэ}, где t_{зд. лэ} — время средней задержки одного конъюнктора. Таким образом, быстродействие синхронного счетчика с параллельным переносом не зависит от числа разрядов n.

С ростом числа разрядов (на рисунке 29 C₄ — перенос в старший разряд) реализация синхронных счетчиков затрудняется, так как требуются конъюнкторы с большим числом входов, растет нагрузка на выходы триггеров. Поэтому широкое распространение получили счетчики с групповой структурой, в которых счетчик разбивается на группы, связанные цепями межгруппового (последовательного) переноса. Внутри группы, содержащей обычно четыре разряда, организуется параллельный перенос, а между группами — последовательный (рисунок 30).

Рисунок 30 — Упрощенная логическая схема восьмиразрядного синхронного двоичного счетчика с групповым переносом

При единичном состоянии всех триггеров группы приход очередного входного сигнала создаст перенос из этой группы. Эта ситуация подготавливает межгрупповой конъюнктор (рисунок 30) к прямому пропусканию входного сигнала на следующую группу. В худшем для быстродействия случае, когда перенос происходит через все группы и поступает на вход последней, время установления определяется величиной t_уст = t_{зд. лэ} (m-1) + t_{зд. гр}, где m — число групп; t_{зд. гр} — время установления кода в группе.

Если уменьшить разрядность группы до единицы и использовать синхронные Т-триггеры, то получится схема синхронного счетчика с последовательным переносом (рисунок 31).

Схема относится к числу синхронных, так как все триггеры переключаются одновременно под действием входного сигнала. Однако по быстродействию эта схема существенно отличается от схемы с параллельным переносом, так как сигнал переноса передается по цепочке логических элементов И последовательно. Поэтому минимальный период входных импульсов определяется величиной: Т_­мин ≥ t_{зд. тт} + (n-2)t_{зд. лэ}.

Рисунок 31 — Логическая схема четырехразрядного синхронного двоичного суммирующего счетчика с последовательным переносом

В реверсивных счетчиках (рисунок 32) в межразрядных связях используются дополнительные логические элементы И-ИЛИ и управляющий сигнал (от англ. , т.е. прямо/обратно). При единичном значении сигнала счетчик работает в режиме прямого счета, а при нулевом — обратного счета.

Рисунок 32 — Логическая схема реверсивного синхронного двоичного счетчика с параллельным переносом

В стандартных сериях цифровых интегральных схем обычно имеется несколько вариантов двоичных счетчиков, выполненных в виде четырехразрядных групп (секций). Наращивание разрядности счетчиков легко выполнять путем последовательного включения секций по цепям переноса, организации параллельно-последовательных переносов (рисунок 30) или для более сложных счетчиков с двумя дополнительными управляющими входами разрешения счета CEP и разрешения переноса CET путем организации параллельных переносов и в группах между ними [6].

В качестве примера рассмотрим УГО микросхемы счетчика ЭКР1554ИЕ18 (рисунок 33). Работа счетчика поясняется таблицей состояний (таблица 9).

Рисунок 33 – Условное графическое обозначение микросхемы счетчика ЭКР1554ИЕ18

Таблица 9 — Таблица состояний микросхемы счетчика ЭКР1554ИЕ18

Входы	Выходы	Режим работы
		СЕР	СЕТ	С	Q3	Q2	Q1	Q
X	X	X	↑	Сброс на «0»
X	X	↑	D3	D2	D1	D	Предустановка
↑	Счет (увеличение)	Счет
X	↑	Без изменений	Хранение
X	↑
X	X	X	↓
Примечание – «Х» — произвольный уровень сигнала (0 или 1)

Особенностью синхронных двоичных счетчиков является наличие ситуаций с одновременным переключением всех его разрядов, например, для суммирующего счетчика при переходе от кодовой комбинации 11…1 к комбинации 00…0 при переполнении счетчика и выработке сигнала переноса. Одновременное переключение многих триггеров создает значительный токовый импульс в цепях питания цифровых устройств и может привести к сбою в их работе. Поэтому в БИС/СБИС программируемой логики имеется ограничение на разрядность двоичных счетчиков, например: n ≤ 16. При необходимости применения счетчика большей разрядности рекомендуется переходить к коду Грея, для которого переходы от одной кодовой комбинации к другой сопровождаются переключением всего одного триггера. Однако для получения результата счета в двоичном коде придется использовать дополнительный преобразователь кода.