Условные графическое обозначение двоичного счетчика

Описание узлов 16 разрядного счетчика

Для преобразования булевой алгебры используют некоторый набор логических выражений. Существуют специализированные ИМС, разработанные методами интегральной технологии специально для получения требуемой логической зависимости.

Помимо специализированных ИМС имеется уникальный набор логических элементов, обеспечивающий реализацию любых логических функций. К этому набору относят: инвертор, конъюнктор , дизъюнктор; повторитель; И-НЕ; ИЛИ-НЕ; исключающее ИЛИ; И-ИЛИ-НЕ; запрет и др.

Для описания узлов шетнадцати разрядного счетчика необходимо знать на каких элементах он строится.

Счетчик — это устройства предназначенные для подсчета числа сигналов, поступающих на его вход и фиксация этого числа в виде кода хранящегося в триггерах. Количество разрядов счетчика определяется наибольшим числом, которое должно быть получено в каждом конкретном случае. Для подсчета и выдачи результата счетчики имеют один вход и n выходов, где n-количество разрядов. В общем случае счетчик имеет 2ⁿ устойчивых состояния, включая и 0-е. Количество устойчивых состояний называется коэффициентом пересчета счетчика (М= 2ⁿ). Далее будет рассмотрены некоторые из видов счётчики.

Суммирующий счетчик должен функционировать так, чтобы при поступлении на его вход одного импульса записанное в нем число увеличилось на единицу. Принцип построения суммирующего счетчика следует из правила прибавления к двоичному числу единицы. В соответствии с этим правилом, например, трехразрядный счетчик должен последовательно принимать состояния 000, 001, 010, 011, 100, …, 111.

Видно, что триггер младшего разряда переключается каждым счетным импульсом, т.е. входом счетчика служит вход этого триггера. Состояния второго и третьего триггеров меняются соответственно каждым вторым и четвертым импульсом. Это обеспечивается последовательным соединением триггеров.

Из правила прибавления к двоичному числу единицы также известно, что изменение значения i-го разряда происходит тогда, когда до прибавления очередной единицы все предыдущие разряды были единицами. Отсюда следует правило: если триггеры имеют прямой счетный вход, то он подключается к инверсному выходу предыдущего триггера; если имеет инверсный вход, то он подключается к прямому выходу.

Иллюстрирующий пример трехразрядного суммирующего счетчика с временными диаграммами работы и условным изображением приведен на рисунке 1.1. Счетчик может принимать 8 различных состояний, которые

Рисунок 1 — схема (а), условное графическое обозначение (б) и (в) временные диаграммы трехразрядного суммирующего счетчика с последовательным переносом повторяются через каждые 8 входных импульсов (Kn=8).

С наибольшей частотой переключается триггер младшего разряда, следовательно, разрешающая способность счетчика определяется временем задержки переключение триггера (Тст=Ттг). Это положение распространяется на все типы двоичных счетчиков.

Данный счетчик называют счетчиком с последовательным переносом, так как переключение триггера i-го разряда происходит в результате последовательного переключения всех предыдущих триггеров младших разрядов, т. е. информация распространится по цепочке триггеров последовательно.

При подаче на вход вычитающего счетчика одного счетного импульса ранее записанное в нем число уменьшается на единицу. Принципы построения вычитающих счетчиков основаны на правилах вычитания двоичных чисел и отличаются от принципов построения суммирующих счетчиков лишь тем, что если триггеры имеют прямой вход +1, то его подключают к прямому выходу предыдущего триггера, если вход инверсный, то подключают к инверсному выходу. Пример данного счетчика можно увидеть на рисунке 1.2.

Рисунок 1.2. — вычитающий счетчик

Лучшие статьи по информатике

Электронные трансформаторы на основе высокочастотных структур с переключаемыми конденсаторами для автономных систем электроснабжения
Из основных тенденций развития радиоэлектронных средств (РЭС) и систем связи следует отметить с одной стороны все возрастающую степень использования интегра .

Основы построения глобальной системы контроля Эшелон
«Эшелон» — общепринятое название глобальной системы радиоэлектронной разведки и контроля, представляющей собой многонациональную сеть электронных прослушива .

Проектирования мультисервисной сети
В данном курсовом проекте рассматривается проблема проектирования мультисервисной сети предприятия “Магазин”. Термин мультисервисная сеть означает, что в да .

Условные графическое обозначение двоичного счетчика

23.D-триггеры. T-триггеры.

D-триггер (от английского DELAY) называют информационным триггером, также триггером задержки. D — триггер бывает только синхронным. Он может управляться (переключаться) как уровнем тактирующего импульса, так и его фронтом. Для триггера типа D, состояние в интервале времени между сигналом на входной линии и следующим состоянием триггера формируется проще, чем для любого другого типа.

По синхроимпульсу D-триггер принимает то состояние, которое имеет входная линия, согласно управляющей таблице состояний, приведенной на рис. 3.8, а. На рис. 3.8, б приведены временные диаграммы, поясняющие его работу. Как следует из управляющей таблицы, D-триггер имеет как минимум две входные линии: одна — для подачи синхроимпульсов; другая- информационных сигналов. Схемное обозначение D — триггера приведено на рис. 3.9.

Для получения характеристической формулы воспользуемся полной таблицей состояния (рис. 3.10). Для минимизации логического выражения (характеристической формулы триггера) можно воспользоваться картой Карно (рис. 3.11, а). Из рис. 3.11, а следует, что характеристическое уравнение D-триггера содержит всего одну конъюнкцию, т.е. Q = СD.

Т-триггер называется счетным триггером. Используется в режиме делителя частоты на 2 или как один разряд счетчика – устройства для подсчета импульсов. Имеют один информационный вход Т, иногда синхровход С и 2 установочных входа R и S Он строится на основе RS , D ,  K — триггеров В зависимости от исходного триггера а он может срабатывать на передний фронт или на задний фронт синхросигнала. Работа T -триггера Из диаграмм видно, что на выходе триггера, частота сигнала в 2 раза меньше, чем на входе, при чем одноступенчатый триггер срабатывает на передний, фронт это свойство существенное оказывается при построение суммирующих и вычитающих счетчиков.

24.JK-триггеры.

JK – триггер – универсальный триггер и является разновидностью RS — триггера, с той лишь разницей, что на 2 единичных входах, 

R ,  = K =1. Триггер изменяет свое состояние на противоположное

25.Классификация регистров. Параллельные регистры.

Регистром называется устройство, предназначенное для записи и хранения двоичного числа. Регистр часто может выполнять функции, связанные с преобразованием информации: сформировать инвертированный код «слова»; осуществить сдвиг информации; преобразовать последовательный код в параллельный и, наоборот, параллельный код превратить в последовательный. В зависимости от функциональных свойств регистры подразделяются на накопительные и сдвигающие. Сдвигающие регистры делятся по способу ввода и вывода информации: на параллельные, последовательные, комбинированные (например, параллельно-последовательные);

направлению сдвига информации: однонаправленные, реверсивные. Параллельный регистр служит для запоминания многоразрядного двоичного (или недвоичного) слова. Количество триггеров, входящее в состав параллельного регистра определяет его разрядность. Схема четырёхразрядного параллельного регистра приведена на рисунке 1, а его условно-графическое обозначение — на рисунке 2.

Рисунок 1. Схема параллельного регистра.

В условно-графическом обозначении возле каждого входа D указывается степень двоичного разряда, который должен быть запомнен в этом триггере регистра. Точно таким же образом обозначаются и выходы регистра. То, что микросхема является регистром, указывается в центральном поле условно-графического обозначения символами RG.

В приведённом на рисунке 2 условно-графическом обозначении параллельного регистра инверсные выходы триггеров не показаны. В микросхемах регистров инверсные выходы триггеров часто не выводятся наружу для экономии количества выводов корпуса.

Рисунок 2. Условно-графическое обозначение параллельного регистра.

26.Последовательные регистры.

Кроме параллельного соединения триггеров для построения регистров используются последовательное соединение этих элементов. Последовательный регистр (регистр сдвига) обычно служит для преобразования последовательного кода в параллельный и наоборот. Применение последовательного кода связано с необходимостью передачи большого количества двоичной информации по ограниченному количеству соединительных линий. При параллельной передаче разрядов требуется большое количество соединительных проводников. Если двоичные разряды последовательно бит за битом передавать по одному проводнику, то можно значительно сократить размеры соединительных линий на плате (и размеры корпусов микросхем). Принципиальная схема последовательного регистра, собранного на основе D триггеров и позволяющего осуществить преобразование последовательного кода в параллельный, приведена на рисунке 3.

Рисунок 3. Схема последовательного регистра.

В этом регистре триггеры соединены последовательно, то есть выход первого соединён с входом второго и т.д. Условно-графическое изображение рассмотренного последовательного регистра приведено на рисунке 4.

Рисунок 4. Обозначение последовательного регистра на принципиальных схемах. Входы синхронизации в последовательных регистрах, как и в параллельных, объединяются. Это обеспечивает одновременность смены состояния всех триггеров, входящих в состав последовательного регистра. Преобразование последовательного кода в параллельный производится следующим образом. Отдельные биты двоичной информации последовательно подаются на вход D0. Каждый бит сопровождается отдельным тактовым импульсом, который поступает на вход синхронизации C.

27.Кольцевые счетчики.

На базе регистров сдвига можно построить кольцевые счетчики — счетчики Джонсона. Счетчик Джонсона имеет коэффициент пересчета, вдвое больший числа составляющих его триггеров. В частности, если счетчик состоит из трех триггеров (m=3), то он будет иметь шесть устойчивых состояний. Счетчик Джонсона используется в системах автоматики в качестве распределителей импульсов и т.д. Таблица состояний счетчика Джонсона (рис. 3.29) содержит 2m (m — количество триггеров в составе регистра) строк и m-столбцов. Количество разрядов счетчика определяется количеством триггеров (рис. 3.29). Рассмотрим схему трехразрядного счетчика Джонсона, выполненного на базе D-триггеров (регистр сдвига реализован на D-триггерах). Для построения кольцевого счетчика достаточно соединить инверсный выход последнего триггера регистра (последнего разряда) с входом “D” (с входом, предназначенным для ввода последовательной информации) первого триггера.

Рис. 3.29. Таблица состояний а) и схема б) счетчика Джонсона на трехразрядном регистре сдвига.

28.Классификация счетчиков импульсов. Двоичные счетчики с последовательным переносом.

Счетчики импульсов представляют собой современные модули автоматики и могут применяться в системах управления автоматическими линиями, станками и т.д. Счетчики импульсов предназначены для прямого, обратного и реверсивного счета импульсов и включение/выключение цепей управления внешними объектами по достижении заданного количества импульсов. Счетчики классифицируются по следующим параметрам: Напряжение питания; Напряжение входных сигналов; Быстродействие; Разрядность; Управление счетом; Количество устройств в одном корпусе; Прямой счет/ обратный счет/реверсивный счет; Функция выхода; Тип выхода; Тип корпуса. Двоичные счетчики реализуются на базе синхронных триггеров с внутренней задержкой T-, TV-, D-, DV-, RS- и JK-типов, выполненных по схеме M-S или трех триггеров. Наиболее простую структуру имеют двоичные счетчики с последовательным переносом, которые также называются асинхронными. В таких счетчиках импульс счета подается только на вход триггера 0-младшего разряда, а на вход каждого i-го триггера в последующих разрядах поступает сигнал переноса Pi, снимаемый с выхода триггера предшествующего i-1-го разряда.

29.Двоичные счетчики с параллельным переносом. Методика синтеза двоичных счетчиков с параллельным переносом.

Счётчик числа импульсов — устройство, на выходах которого получается двоичный (двоично-десятичный) код, определяемый числом поступивших импульсов. Для повышения быстродействия в счетчике организован параллельный перенос. Параллельный перенос можно сделать в счетчике из 4-х разрядов, т.к. внутренняя схема «И» JK-триггера имеет три входа. Поэтому, при количестве разрядов счетчика больше 4, счетчик разбивается на группы, группа имеет четыре разряда и параллельный перенос, а между группами последовательный перенос. Время срабатывания этого счетчика определяется временем срабатывания JK-триггера.

30.Недвоичные счетчики. Методика синтеза недвоичных счетчиков.

Недвоичные счетчики. Недвоичные счетчики имеют Ксч¹2m. Принцип их построения заключается в исключении некоторых устойчивых состояний обычного двоичного счетчика. Избыточные состояния исключаются с помощью обратных связей внутри счетчика. Как было показано ранее, количество триггеров в недвоичном счетчике есть округленное до большего целого числа значение mнедв=[log2Kсч]. Поэтому, если задействовать все возможные состояния m триггеров, то счетчик окажется двоичным. Организуя обратные связи в двоичном счетчике таким образом, чтобы определенными выходными кодовыми комбинациями осуществлять либо его обнуление, либо установку в состояние, отличное от очередного, реализуется недвоичный счетчик с произвольным Ксч. Часть состояний двоичного счетчика, таким образом, пропускаются. Наибольший интерес среди недвоичных счетчиков представляют двоично-десятичные счетчики с Ксч=10, которые строятся на основе четырех счетных триггеров. Важность этого класса счетчиков заключается в том, что с их помощью легко может быть осуществлен вывод содержимого счетчика в десятичном коде. Действительно каждый двоично-десятичный счетчик имеет десять устойчивых состояний и соответствует одному разряду десятичной системы счисления. В условном графическом обозначении функция двоичного счетчика определяется символами «СТ». В случае, если счетчик не двоичный, то рядом с этими символами проставляется цифра, соответствующая модулю счета. В маркировке микросхем функция счетчика кодируются символами «ИЕ».

31.Одноразрядные сумматоры.

Устройство микропроцессорных систем

Главная > Контрольная работа >Информатика

1. Приведите логическую схему четырехразрядного регистра заданного типа (см.табл.1) на D – триггерах. Обозначьте входы и выходы.

2. Выберите из табл.1 микросхему регистра для заданного варианта.

2.1 Приведите условное графическое обозначение заданной микросхемы.

2.2 Укажите назначение всех выводов.

2.3 Укажите тип регистра.

2.4 Перечислите основные функции, выполняемые заданным регистром.

2.5 Определите разрядность регистра ( n ).

3. Укажите на рисунке п.2.1 сигналы, подаваемые на информационные входы регистра в режиме записи заданного двоичного числа ( см.табл.1 ) в параллельной форме.

4. Укажите номера и типы входов, на которые надо подавать управляющие сигналы в режиме параллельной записи.

5. Укажите на выходах ( рис.п.2.1 ) двоичное число, зафиксированное в регистре после выполнения сдвига вправо на 4 разряда. Постройте диаграмму сдвига. Укажите номер входа, на который поступают импульсы сдвига.

Рис.1 Логическая схема четырёхразрядного параллельного регистра выполненного на D – триггерах.

Рис.2 Условное графическое обозначение микросхемы регистра типа К155ИР13.

1,23 – входы выбора режима (последовательный – параллельный ввод);

2 – вход информации при сдвиге вправо;

22 – вход информации при сдвиге влево;

3,5,7,9,15,17,19,21 – информационные входы;

11 – вход синхронизации;

13 – вход сброса;

К155ИР13 – комбинированная микросхема регистра; может быть использована в качестве параллельного или последовательного регистра, а также, как регистр левого и правого сдвигов.

Микросхема регистра анализируемого типа К155ИР13 способна производить следующие виды операций:

а) хранение восьмиразрядного двоичного числа; введённого параллельным или последовательным способом;

б) сдвиг хранимого в регистре восьмиразрядного двоичного числа на определённое количество разрядов влево и вправо.

Разрядность данного регистра определяется количеством информационных входов ( D0 – D7 ), в данном случае, К155ИР13 – восьмиразрядный регистр.

Режим параллельной записи двоичного числа обеспечивается возбуждением прямого статического входа S0 выбирающего параллельный режим ввода ( 1-й вывод микросхемы регистра ).

При подаче уровня логической единицы, стробирующего импульса, на прямой динамический вход синхронизации C микросхемы ( 11-й вывод ), триггеры установятся в состояние определённые действующим на входах D0 – D7 двоичным числом ( 1110101 ).

Строим диаграмму сдвига двоичного восьмиразрядного числа, вправо на четыре разряда.

Рис.3 Содержимое регистра в процессе выполнения последовательных сдвигов вправо на четыре разряда восьмиразрядного двоичного числа ( в скобках указаны номера выводов микросхемы ).

1. Приведите логическую схему суммирующего счётчика на асинхронных Т – триггерах с инверсными динамическими входами.

1.1 Постройте временную диаграмму работы данного счётчика.

2. Выберите из табл.2 микросхему счётчика для своего варианта.

2.1 Приведите условное графическое обозначение заданной микросхемы.

2.2 Укажите назначение всех выводов.

2.3 Объясните назначение данного счётчика.

3. Определите разрядность счётчика ( n ) и коэффициент пересчёта (N). Определите максимальное значение числа, которое может быть зафиксировано счётчиком в одном цикле, и запишите его двоичным кодом.

4. Укажите на рисунке п.2.1. сигналы, подаваемые на входы счетчика для предварительной записи двоичного кода, заданного в табл.2. Укажите номер входа, на который поступают импульсы, подлежащие счету в режиме сложения.

5. Выполните расчет и укажите на выходах (рис. П.2.1) двоичный код, зафиксированный в счетчике в режиме сложения после поступления заданного числа входных импульсов, если предварительно в нем был записан заданный двоичный код.

Основы электроакустики

Реверсивные счетчики могут работать как в режиме сложения, так и в режиме вычитания. Как следует из рис. 24.1, 24.3, для изменения режима работы необходимо подключать или прямой, или инверсный выход предыдущего триггера, входящего в счетчик, к Т-входу последующего.

Если за период времени T поступит К импульсов при работе счетчика в режиме суммирования и N импульсов при работе счетчика в режиме вычитания, то состояние счетчика будет равно K–N (при условии, что число импульсов K и N может однозначно подсчитываться счетчиком).

Число K–N может быть как положительным, так и отрицательным. При реализации устройств обработки часто необходимо знать знак числа, полученного при поступлении различного количества импульсов. Для этого необходимо образовать дополнительный выход – знаковый. Принцип построения знакового выхода будет рассмотрен после ознакомления со структурой реверсивных счетчиков.

Реверсивные счетчики разделяются на счетчики с общим входом cложения-вычитания «С» и с раздельными входами сло-жения «+1», вычитания «-1». К реверсивным счетчикам с общим входом сложения — вычитания относятся счетчики типа ИЕ12, ИЕ13, ИЕ16, ИЕ17, а к реверсивным счетчикам с раздельным входом сложения — вычитания ИС типа ИЕ6, ИЕ7.Условные графические обозначения реверсивных счетчиков приведены на рис. 24.11, а, б, в, г.

130%»>Назначение входов счетчиков:

— D1 – D4 — двоичный код, подаваемый на эти входы, записывается в триггеры счетчика в режиме “установка”;

— W – вход управления работой счетчика: при W = 0 — установка триггеров счетчика в состояние, определяемое входами D; при W = 1 – счет входных импульсов;

— R – прямой вход обнуления, обнуление происходит при подаче на него «единицы»

— С – прямой динамический синхровход;

— «+1», «–1» – входы «+1» и «–1» служат для подачи счетных импульсов; «+1» – при суммировании; «–1» – при вычитании;

— «≥ 15» – на выходах переноса «15(9)» появляется “ноль”, если счетчик находится в состоянии 15(9) и поступит импульс на вход «+1»;

— «≤ 0» – на выходе переноса «

Рис. 24.11. Реверсивные счетчики: а) ИЕ6, б) ИЕ7, в) ИЕ12, г) ИЕ13

— PC – синхронный выход переноса, аналогичен выходу Р=1. Отличие в том, что Р = 1 появится только при С = 1;

— U – вход управления режимом работы счетчика, при U = 0 – режим суммирования, а при U = 1 – режим вычитания;

— E, RP – входы стробирования счета (E) и переноса (RP). При E = 1 блокируется поступление входных импульсов. При RP=1 блокируется выход переноса – Р = 0.

Счетчики типа ИЕ12, ИЕ13 – реверсивные счетчики с об-щим входом сложения/вычитания (U). Такие счетчики не имеют входа обнуления R, обнуление можно производить, подавая нулевые уровни на вход W и входы D1, D2, D4, D8.

130%»>Функциональная схема реверсивного счетчика с общим прямым входом сложения-вычитания представлена на рис. 24.12.

130%»>

Рис. 23.12. Функциональная схема реверсивного счетчика с общим входом сложения/вычитания.

В такой схеме при U = 1 реализуется режим суммирования, так как на выходе цепочки ЛЭ «2И-2И-2ИЛИ», «И» сформируется логическая 1, если все триггеры, расположенные до нее, будут в единичном состоянии. Это вызовет переключение следующего триггера при подаче синхроимпульса.

Например, состояние триггеров Q0 = 1, Q1 = 1, Q2 = 0. Все триггеры переключатся в противоположное состояние Q0 = 0, Q1 = 0, Q2 = 1, т.е. состояние счетчика изменилось с 3-го на 4-е.

При U = 0 переключение будет происходить, если все пре-дыдущие триггеры находились в нулевом состоянии, что соот-ветствует реализации режима вычитания. Для ИС типа ИЕ12, ИЕ13 вход сложения / вычитания инверсный. ЛЭ 3 формирует сигнал переноса Р = 1, если в режиме суммирования все триггеры находятся в единичном состоянии и RP=0 , а также Р = 1 в режиме вычитания, если все триггеры на-ходятся в нулевом состоянии и RP = 0. Эти два случая соответствуют переносу 1 в следующий разряд и заему 1.

ЛЭ 1, 2 реализуют параллельный перенос между триггера-ми. Максимальное время переключения равно сумме времен пе-реключения ЛЭ «2И-2И-2ИЛИ», «И» и триггера.

Счетчики типа ИЕ6, ИЕ7 – реверсивные счетчики с раз-дельными входами «+1», «–1» и с синхронной предустановкой. При W = 1, R = 0 счетчик подсчитывает количество импульсов, поступающих на входы «+1» и «-1». При W = 0, R = 0 двоичный код со входов В по фронту импульса либо +1, либо –1 переписывается на выход.

Функциональная схема реверсивного счетчика с раздель-ными входами сложения — вычитания представлена на рис. 24.13. В этом случае состояние счетчика увеличивается на 1 с каждым импульсом, поступающим на вход «+1», и уменьшается на 1 с каждым импульсом, поступающим на вход «–1». При выполне-нии условий переключения импульс с входов «+1» или «–1» по-ступает на вход Т-триггера и вызывает его переключение. Им-пульсы должны быть короткими и нулевыми. Параллельный перенос реализуется сразу в ЛЭ. Сигналы переноса 15 и заема 0 формируются раздельно. Длитель-ность импульсов переноса и заема определяется соответственно длительностью импульсов, поступающих на входы «+1» и «–1».

Рис. 24.13. Функциональная схема реверсивного счетчика с раздельными входами сложения / вычитания

Для получения многоразрядных счетчиков на основе ИС типа ИЕ6, ИЕ7 (рис. 24.14) требуется объединить входы управления W каждой ИС, а также входы R. Выход переноса « 15» ( 9) предыдущей ИС соединить с входом «+1» последующей, а выход заема « 0» – со входом «–1». При построении многоразрядных счетчиков на основе ИС типа ИЕ12, ИЕ13, ИЕ16, ИЕ17 (рис. 24.15) необходимо объеди-нить соответствующие входы управления ИС, а выход переноса предыдущей ИС соединить с синхровходом С последующей.

Рис. 24.14. 8-разрядный реверсивный счетчик

Рис. 24.15. 8-разрядный реверсивный счетчик

Для счетчиков типа ИЕ12, ИЕ13 знаковый выход строится согласно рис. 24.16. Число поступающих импульсов фиксируется счетчиком в дополнительном коде, т.е. Qзнак = 1, если число отрицательное, и равно 0, если число положительное. Знаковый разряд фиксирует переход нулевого состояния в положительную или отрицательную сторону.

При поступлении импульса на вход С, если счетчик нахо-дится в нулевом состоянии (Р = 1), U = 1 (режим сложения), на выходе ЛЭ DD2 появляется уровень логического 0, который устанавливает Qзнак = 1 и Qзнак= 0. При U = 0 аналогично про-изойдет установка Qзнак = 1.

Рис. 24.16. Реверсивный счетчик со знаковым выходом

Наличие установочных входов D1, D2, D4, D8 позволяет реализовать счетчики с программируемым коэффициентом пере-счета (рис. 24.17).

Коэффициент пересчета М задается согласно выражениям: М = а + 2b + 4c + 8d + 16(e + 2f + 4g + 8h) для ИС типа ИЕ7, ИЕ13, ИЕ17;

М = а + 2b + 4c + 8d + 10(e + 2f + 4g + 8h) для ИС типа ИЕ6, ИЕ12, ИЕ16 путем выбора значений a, b, c, d, e, f, g, h, которые могут принимать значения 0 и 1. Полученная комбинация нулей и единиц подается на входы D1, D2, D4, D8.

Счетчики переводятся в режим вычитания. Выход переноса соединяется с входом установки исходного состояния по входам D.

Схемы работают следующим образом: когда триггеры счетчиков находятся в нулевом состоянии и поступает импульс с генератора, происходит установка исходного состояния по входам D. После этого исходное состояние с каждым импульсом уменьшается на единицу. Через (М-1) входной импульс счетчик снова примет нулевое состояние, а М-ый импульс произведет ус-тановку исходного состояния. Период повторения выходных импульсов равен , где T1 – период повторения входных импульсов.

Рис. 24.17. Счетчик с программируемым коэффициентом деления

Генератор линейного напряжения на основе реверсивных счетчиков (рис. 24.18) вырабатывает возрастающее напряжение при подключении генератора прямоугольных импульсов (ГИ) к входу «+1» и убывающее напряжение – к входу «–1». В процессе работы двоичный код на выходах счетчика бу-дет меняться по циклу от 0 до 15 (при подключении к входу «+1») или от 15 до 0 (при подключении к входу «–1»). При этом напряжение на выходе ЦАП будет изменяться скачками от U0ВЫХ до U1ВЫХ. Величина скачка dU определяется разрядностью счет-чика. Длительность линейного напряжения равна T = 2nT1, где T1 – период повторения входных импульсов.

Рис. 24.18. Генератор линейно изменяющегося напряжения

Если ступенчатое изменение напряжения не устраивает разработчика, то необходимо на выходе ЦАП поставить фильтр низких частот, который произведет сглаживание ступенек.

2. Условное графическое обозначение моделируемого узла

Главная > Документ

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ

ФЕДЕРАЛЬНОЕ АГЕНТСТВО ПО ОБРАЗОВАНИЮ

ГОСУДАРСТВЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ

ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ

НОВОСИБИРСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

КАФЕДРА ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ

Студент: Белоусов М.Ю.

Преподаватель: Шалагинов А.В.

Создать структурные и поведенческие модели исследуемого цифрового узла в пакетах OrCad 9.1, Active-HDL 6.1. Провести имитационные эксперименты с разработанным узлом, целью которых является подтверждение работоспособности узла и проверка на соответствие его временных задержек требуемым. Исследовать возможности используемых инструментальных средств проектирования.

Индивидуальное задание: Разработать четырехразрядный двоичный реверсивный счетчик – ИЕ7: зарубежный аналог — 193. Было принято решение разработать реальный элемент К555ИЕ7 – на элементной базе серии К555: зарубежный аналог – 74LS193, на базе серии 74LS.

2. Условное графическое обозначение моделируемого узла.

Ниже представлены условные графические обозначения моделируемого узла в пакетах OrCAD 9.1 (Рис. 1. слева) и Active-HDL 8.1 (Рис. 1. справа).

Рис. 1. Условное графическое обозначение узла, выполненное в пакетах OrCAD 9.1(слева) и Active HDL 8.1(справа).

3. Таблица назначения выводов узла.

Вход разрешения параллельной загрузки

Вход для счета на увеличение

Вход для счета на уменьшение

Выход нулевого разряда

Выход первого разряда

Выход второго разряда

Выход третьего разряда

Вывод окончания счёта на увеличение

Вывод окончания счёта на уменьшение

4. Логическая таблица режимов работы узла.

Счет на увеличение

Счет на увеличение

Счет на уменьшение

Счет на уменьшение

Примечание: L – низкий уровень

H – высокий уровень

X – неопределенное состояние

↑ — изменение сигнала с состояния «логического 0» в состояние «логической 1»

Q n -группа выходов Q, где n-номер разряда (с нулевого по третий)

5. Таблица реальных задержек работы узла.

Требования к временным соотношениям в схеме

Время предустановки данных должно быть более 15 ns;

Время удержания данных после их загрузки с информационных входов (снятие сигнала ЗУ) должно быть более 5 ns;

6. Описание работы узла.

Микросхема ИЕ7 — четырехразрядный двоичный реверсивный счетчик. Импульсные тактовые входы для счета на увеличение CU (вывод 7) и на уменьшение CD (вывод 7) в этой микросхеме раздельные. Состояние счетчика меняется по положительным перепадам тактовых импульсов: от низкого уровня к высокому на каждом из этих тактовых входов.

Для упрощения построения счетчика с числом разрядов, превышающим четыре, микросхема имеют выводы окончания счета на увеличение TCU (вывод 13) и на уменьшение TCD (вывод 14). От этих выводов берутся тактовые сигналы переноса и заёма для последующего четырехразрядного счетчика.

По входу разрешения параллельной загрузки РЕ (вывод 5) запрещается действие тактовой последовательности и даётся команда загрузки четырехразрядного кода в счетчик, а по входу сброса R (вывод 6) – сброса кода.

В микросхеме ИЕ7 счетчик основан на четырех D-триггерах, который был искусственно превращен в T-триггер, путём подачи выхода триггера на вход D. Счетчик можно переводить в режимы сброса, параллельной загрузки, а также синхронного счета на увеличение и уменьшение.

Если на вход C D подается импульсный перепад от низкого уровня к высокому (дается команда на уменьшение-down), от содержимого счетчика вычитается 1. Аналогичный перепад, поданный на входе CU , увеличивает (up) счет на 1. Если для счета используется один из этих входов, то на другом тактовом входе следует зафиксировать напряжение высокого логического уровня. Первый триггер счетчика не может переключиться, если на его тактовом входе зафиксировано напряжение низкого уровня. Во избежание ошибок менять направление счета следует в моменты, когда запускающий тактовый импульс перешел на высокий уровень, т. е. во время плоской вершины импульса.

На выходах TCU и TCD логический уровень — высокий. Если счет достиг максимума (Высокий логический уровень на всех выходах Q), то с приходом следующего тактового перепада на вход CU от высокого уровня к низкому на выходе TCU появится низкое напряжение. После возврата напряжения на тактовом входе CU к высокому уровню напряжение на выходе TCU останется низким еще на время, соответствующее задержке элемента, а потом переключится в состояние высокого логического уровня.

Аналогично на выходе TCD появляется напряжение низкого уровня, если на вход CD пришел счетный перепад низкого уровня (после низкого логического уровня на всех выходах Q). Импульсные перепады от выходов TCU и TCD служат как тактовые для последующих входов CU и CD при конструировании счетчиков более высокого порядка.

Если на вход разрешения параллельной загрузки РЕ подать напряжение низкого уровня, то код, зафиксированный ранее на параллельных входах DO-D3 (выводы 1, 2, 3, 4), загружается в счетчик и появляется на его выходах QO-Q3 (выводы 9, 10, 11, 12) независимо от сигналов на тактовых входах. Следовательно, операция параллельной загрузки — асинхронная.

Параллельный запуск триггеров запрещается, если на вход сброса R подано напряжение высокого уровня. На всех выходах Q установится низкий уровень. Если во время, а также после операций сброса и загрузки придет тактовый перепад от низкого в высокому уровню, микросхема примет его как счетный.

7. Моделирование узла в пакете OrCAD 9.1.

7.1. Условное графическое обозначение проектируемого узла в виде иерархического символа.

Условное графическое изображение проектируемого узла в виде иерархического символа представлено на Рис.