Кольцевой счетчик что это

Большая Энциклопедия Нефти и Газа

Кольцевой счетчик

Кольцевой счетчик строится в виде регистра двигаемая из старшего разряда информация вводит ряд этого регистра. [1]

Кольцевой счетчик обеспечивает высокую скорость работы. Это связано с тем, что единица из одного триггера в другой передается непосредственно ( без использования в цепи передачи логических элементов) путем подключения входов J и К каждого триггера соответственно к прямому и инверсному выходам предыдущего триггера. [2]

Кольцевые счетчики чаще всего выполняются на ферродиодных либо ферротранзисторных ячейках и используются в качестве делителей. Для нормального функционирования счетчика необходимо предусмотреть автоматическую запись единицы в случае ее пропадания при сбое либо повторном включении и восстановление нормальной работы в случае появления нескольких единиц. Эта задача обычно решается следующим образом. [3]

Кольцевой счетчик ( кольцевая пересчетная схема) может рассматриваться как устройство, в котором напряжение последовательно прикладывается к двум или более мапрузочным сопротивлениям. [5]

Кольцевой счетчик является менее экономичной структурой, чем описанные в пп. Однако в некоторых применениях он может оказаться полезным. Ниже будет рассмотрен один из примеров реализации кольцевого счетчика на синхронных элементах. [7]

Кольцевые счетчики строятся на основе регистров сдвига с обратной связью. Принцип ее работы заключается в следующем. Пока хотя бы один из триггеров регистра находится в единичном состоянии, схема И в цепи обратной связи вырабатывает сигнал, соответствующий логическому нулю, и в триггер первого разряда будет записываться нуль. Только при появлении единицы на выходе последнего разряда, когда триггеры предыдущих разрядов обнулятся, в первый разряд будет записана единица, которая будет снова перемещаться пр регистру от первого разряда до последнего. Заметим, что последний триггер в рассматриваемой схеме можно исключить, так как его состояние повторяет сигнал на выходе схемы И. Отметим также, что кольцевой счетчик, изображенный на рис. 4 — 171, обладает свойством устранять сбои в его работе, заключающиеся в появлении в коде лишних единиц. [9]

Кольцевой счетчик — модификация сдвигающего регистра, состоящего из п двоичных элементов, в котором всегда только один элемент находится в состоянии 1, а остальные в состоянии О; сдвиг 1 происходит под действием поступающих на вход импульсов. [10]

Кольцевой счетчик может быть построен также с использованием сдвигающего регистра на транзисторах. Весьма выгодной схемой счетчика является схема на транзисторах, в которой на каждый двоичный разряд используется один транзистор. На рис. 9.54 показана схема такого кольцевого счетчика с пересчетом на три, в котором в каждый данный момент проводит только один из транзисторов, а остальные заперты. При поступлении импульса сдвига открытый транзистор запирается, а транзистор, находящийся от него справа, начинает проводить. [12]

Кольцевой счетчик — сдвиговый регистр, у которого выход триггера самого старшего разряда соединен со входом триггера самого младшего разряда, и в любой момент времени только в одном триггере регистра записана единица. Эта единица при каждом сдвиге перемещается из одного триггера в другой. [13]

Кольцевые счетчики или, как еще их называют, коммутаторы, осуществляя деление частоты, распределяют управляющие импульсы во времени и пространстве. [14]

Кольцевые счетчики являются по существу распределителями импульсов. [15]

Синхронные счётчики

В рассмотренных схемах делителей частоты быстродействие всей схемы определяется временем распространения сигнала от входа до выхода самого старшего разряда. При этом получается, что чем больше требуемый коэффициент деления, тем больше двоичных разрядов счётчика требуется для реализации этого делителя. Тем большее время требуется для распространения сигнала от входа синхронизации счётчика, до его выхода, и тем меньше будет предельная частота, которую можно подавать на вход этого делителя.

Можно ли обойти такую неприятную особенность недвоичных счётчиков? Да можно! Нужно, чтобы счётчик подготавливал своё новое состояние в промежутках между тактовыми импульсами и только записывал его по приходу нового импульса.

Первая схема, которую мы рассмотрим — это схема кольцевого счётчика. Такой счётчик можно построить на основе сдвигового регистра. Схема кольцевого счётчика приведена на рисунке 1.

Рисунок 1. Схема кольцевого счетчика

Рассмотрим работу этой схемы. Пусть первоначально в счетчике записано число 00₂. После первого же тактового импульса состояние счётчика станет равным 10₂, после второго — 11₂. Временные диаграммы этой схемы приведены на рисунке 2.

Рисунок 2. Временные диаграммы кольцевого счётчика

В результате анализа временных диаграмм можно определить, что коэффициент деления схемы кольцевого счётчика будет равен:

В качестве преимущества схемы кольцевого счётчика можно отметить то, что её быстродействие зависит только от времени задержки одного триггера. Это означает, что на кольцевых счётчиках можно реализовывать самые быстродействующие делители частоты.

То, что коэффициент деления пропорционален не степени количества триггеров, а только сумме является недостатком данной схемы. Это означает, что при увеличении коэффициента деления сложность схемы неоправданно возрастает по сравнению со схемой двоичного счётчика. Ещё одним недостатком схемы является то, что в результате воздействия помехи в регистр может быт записано число 01₂. В результате коэффициент деления схемы изменится, а это является недопустимым.

Ещё одним недостатком схемы кольцевого счётчика является то, что при количестве триггеров большем трёх, в результате воздействия помехи в регистр может быт записано число, содержащее несколько единиц. В результате коэффициент деления схемы изменится, а это является недопустимым. Временные диаграммы сигналов на входе и выходах 3-разрядного кольцевого счётчика при правильной и ошибочной работе приведены на рисунке 3.

а)

б)
Рисунок 3. Временные диаграммы сигналов 3-разрядного кольцевого синхронного счётчика при правильной (а) и ошибочной (б) работе

Для того чтобы избежать неправильной работы счётчика в этот счётчик можно ввести схему контроля правильной работы. В простейшем случае это может быть обычный логический элемент “И-НЕ”. Этот элемент будет контролировать состояние счётчика, соответствующее единицам во всех его разрядах. Схема 2-разрядного счётчика со схемой проверки правильности его работы приведена на рисунке 4.

Рисунок 4. Схема 2-разрядного счетчика с проверкой правильности его работы

В этой схеме триггеры счётчика при поступлении импульсов на тактовый вход последовательно заполняются единицами. Как только все триггеры будут заполнены единицами, на выходе логического элемента “2И-НЕ” появится уровень логического нуля. При поступлении следующего тактового импульса этот ноль будет записан в первый триггер счётчика. В дальнейшем работа счётчика повторяется. Временные диаграммы сигналов на выходах этого счётчика приведены на рисунке 5.

Рисунок 5. Временные диаграммы сигналов на выходах 2-разрядного счетчика счётчика с проверкой правильности его работы

Понравился материал? Поделись с друзьями!

1. Микушин А.В., Сажнев А.М., Сединин В.И. Цифровые устройства и микропроцессоры. СПб, БХВ-Петербург, 2010.
2. Угрюмов Е. П. Цифровая схемотехника. СПб, БХВ-Петербург, 2010.
3. Александр Ашихмин Цифровая схемотехника. Шаг за шагом. М, Диалог-МИФИ, 2008.
4. Дж. Ф. Уэкерли Проектирование цифровых устройств. М, Постмаркет, 2002.
5. Клайв Максфилд Проектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойца. М, Додэка XXI, 2015.
6. Шило&nbspВ.&nbspЛ. «Популярные микросхемы КМОП» — М.: «Горячая Линия — Телеком» 2002
7. «CMOS Power Consumption and Cpd Calculation» «Texas Instruments» 1997
8. «Input and Output Characteristic of Digital Integrated Circuits» «Texas Instruments» 1996
9. «LOGIC MIGRATION GUIDE» «Texas Instruments» 2004

Вместе со статьей «Синхронные счётчики» читают:

Структурный 4-битный кольцевой счетчик с D-триггером. VHDL / GHDL

Я не знаю, как это сделать с помощью структурного программирования.

«A двоичный счетчик (с сигналом сброса) из 4 бит, выполненный из 4 D-триггеров.»

Как подключить in/outs?

Вот объявления сущностей. Суть проблемы в последних строках.

Моя проблема в этих последних строках.

2 ответа

• GHDL: как я связываю компоненты?

Я запускаю автоматизированные тестовые стенды с ghdl (0.32rc1). Некоторые из моих тестовых стендов требуют примитивов unisim от Xilinx ISE. Я подготовил два внешних файла , если кто-то хочет проверить мой пример. Чтобы запустить мой пример, вам понадобится установка Xilinx ISE или Vivado, чтобы вы.

Я написал некоторый код vhdl, который содержит реализацию половинного сумматора. Это несколько строк кода, и в нем нет ошибок. Когда я компилирую его с помощью ghdl, он создает файл .o для соответствующего файла vhdl. Но когда я выполняю ghdl -e filename , возникает следующая ошибка: *error.

Нет никаких проблем с вашими соединениями (они правильно образуют кольцевой счетчик), но вы не увидите, как много произойдет. После сброса все ваши триггеры содержат ноль, который будет циркулировать по кольцу с каждым тактовым импульсом, но на самом деле никогда не приведет к изменению выходных сигналов. Присвоение значения по умолчанию ‘1’ для q3 при объявлении сигнала будет переопределено фактическим выходом триггера, как только ваша схема начнет работать (или имитировать), и, как правило, является неправильным способом инициализации оборудования.

Вы должны убедиться, что при утверждении сигнала сброса ваше оборудование переходит в соответствующее состояние (т. Е. Один бит установлен, все остальные очищены). Один из способов сделать это — использовать FF с заданным входом для Q3. Если у вас нет триггера с установленным (вместо сброса) сигналом, вы можете смоделировать его, поставив инверторы на вход и выход, что обеспечит ‘1’, который будет синхронизирован вокруг вашего кольцевого счетчика при применении сброса. Вы также можете создать некоторые промежуточные сигналы и создать мультиплексор для входов D для создания загружаемого счетчика или любого из множества других решений.

Я думаю, что проблема в другом.

Я думаю, что ваш выход D-триггера Q должен иметь направление порта как inout(или буфер), а не out. Это происходит потому, что выход также действует как вход. я думаю, что за этим следует внимательно следить при выполнении структурного моделирования.

порт (CLK, D, сброс : в STD_LOGIC; Вопрос : inout STD_LOGIC);

но, пожалуйста, проверьте, я не уверен,

счетчик Джонсона также является кольцевым счетчиком, см. Этот код VHDL для счетчика Джонсона , который использует стиль структурного моделирования

Похожие вопросы:

У меня есть здесь какой-то действительный код VHDL, который можно скомпилировать с помощью GHDL 0.31 (—std не установлен) ISE 14.7 (XST и iSim; std = 200x) Vivado (синтезатор и xSim) Altera Quatus.

Я пытаюсь смоделировать трансивер Xilinx GTXE2 с помощью GHDL. В GTXE2_CHANNEL.vhd я получил ошибку, что ‘std_logic_arith’ не может быть найден в библиотеке ‘ieee’. Во-первых, вот моя настройка.

Я работаю над внедрением 4-битного счетчика Джонсона на плате Altera DE2 в VHDL для моей лаборатории логического проектирования. Код компилируется так, как он написан, но когда я программирую его на.

Я запускаю автоматизированные тестовые стенды с ghdl (0.32rc1). Некоторые из моих тестовых стендов требуют примитивов unisim от Xilinx ISE. Я подготовил два внешних файла , если кто-то хочет.

Я написал некоторый код vhdl, который содержит реализацию половинного сумматора. Это несколько строк кода, и в нем нет ошибок. Когда я компилирую его с помощью ghdl, он создает файл .o для.

Я установил ghdl в Ubuntu 10.10 (используя apt-get из репозитория) и использовал пример hello_world, доступный в руководстве ghdl. Я могу успешно анализировать (-a) и разрабатывать (-e), но когда я.

я только что написал простую программу VHDL. Я сохранил файл как файл .vhd. Затем я скомпилировал его с помощью ghdl -a test.vhd а затем строится и исполняемый файл с ghdl -e test И наконец.

Я пытаюсь закодировать в VHDL 4-битный счетчик, который отсчитывает от 0000 до 1111 или от 1111 до 0000 в зависимости от значения моей переменной UD (если UD=’1′, то он должен отсчитывать вниз, а.

У меня есть тестовый стенд VHDL, где я хотел бы записать 32-битные двоичные слова в файл для тестирования. Ниже приведен минимальный, полный, проверяемый пример. При выполнении с GHDL (команды ниже).

Я работаю над чтением текстового файла в vhdl. Есть много примеров на этот счет, но мне любопытно, почему этот минимальный демонстрационный пример не работает в GHDL . Он работает в ModelSim (по.

Кольцевой счетчик на насыщающихся транзисторах

Номер патента: 270355

Текст

О П И С А Н И Е 270355ИЗОБРЕТЕНИЯ Союз Советских Социалистических РеспубликЗависимое от авт, свидетельстваЗаявлено 18,Х.1967 ( 1190898/18-24) Уч. 42 тт, 5/00 21 ат, 36/22 явкис присоедннениевПриоритет МПК С 061 5/00Н 031 23/04УДК 621.374.324 (088. митет пс бел изобретений и открытилри Совете МинистровСССР публиковано 08.Ч,1970. Бюллетень16ата опубликования описания 10 Х 111.1970 Авторизобретения ЯЕООеаназтватентно-техничесттзвсебибдафтвна МЬА И. Хлюнев аявитель ХСЯ ТРАНЗИСТОРАХ ЕВОЙ СЧЕТЧИК НА НАСЫЩ, а также резисторы 3 обополни тельной симметрислужит для приема имПредложенное устройство предназначено для использования в области автоматики и вычислительной техники.Кольцевые счетчики на насыщающихся транзисторах, содержащие триггеры с дополнительной симметрией, междукаскадные конденсаторы и счетный вход, известны.Однако такие кольцевые счетчики недосгаточно быстродейственны из-за большой длительности процессов переключения.Предложенный кольцевой счетчик отличается от известных тем, что в нем счетный вход через дополнительный резистор подключен к эмиттерной шине ненасыщающихся транзисторов, коллектор, каждого из которых связан с базой однотипного транзистора последующей ячейки через конденсатор, а с базой транзистора предыдущей ячейки через резистор, при этом эмиттеры,насыщающихся транзисторов подключены к источнику фиксированного смещения, а база каждого из этих транзисторов подключена к общей точке двух последовательно соединенных резисторов, являющихся нагрузкой дополняющего транзистора.Это повышает быстродействие счетчика.Принципиальная схема кольцевого счетчика приведена,на чертеже.Транзисторы 1 и 2разуют триггеры с дей, Счетный вход 4 пуль»ов запуска. Конденсатор 5 — разделительньш, Резистор 6 исключает шунтирование резистора 7, являющегося общеэмиттерным сопротцвленпем транзисторов 1,Кочденсатоо 8 служит для межкаскаднойсвязи. Резистор 9, предназначен для образования дополнительного смещения. Диоды 10 и стабилцтроны 11 образуют делитель, используемый в качестве источника питающих напрр яжен цй.Счетчик работает следующим образом.В исходном состоянци оба транзисторавключенной ячейки открыты, остальные заперты. Транзистор 2 включенной ячейки насыщен.15 Транзистор 1 ненасыщен, ц ток этого транзистора не превышает половины значения тока насыщения. Импульс запуска, появляющийся на счетном входе 4, через конденсатор 5 и резистор 6, увеличивает напряжение на резисто ре 7. Нарастание импульса запуска вызываетспад тока ненасыщенного транзистора 1, и образуется скачок напряжения на его коллекторе, который через кочденсатор 8 в виде импульса положительной полярности поступает 25 на базу аналогичного транзистора последующей я.ейки, Так как запираемый транзистор 1 работает в режиме усиления, напряжение сигнала на базе транзистора 1 последующей ячейки становится выше напряжения на рези- ЗО сторе 7, в результате чегп тнанзистоп оказы270355 раж 480 каз 2176/16 одписное пографии, пр. Сапунова, 2 вается в активной области в процессе,нарастания импульса запуска.За этот же отрезок времени транзистор 1 ранее включенной ячейки переводится в режим отсечки, При спаде импульса запуска происходит нарастание тока открывшегося транзистора 1 последующей ячейки и спад напряжения на его коллекторе, который через резистор 9 передается на базу ранее открытого транзистора Е.При этом напряжение на резисторе 7, несмотря на спад импульса запуска, удерживается на высоком уровне за счет тока открывшегося транзистора 1 и действия резистора б, исключающего шунтирование резистора 7, Действиями резисторов б и 9 обеспечиваегся дополнительное смещение для транзистора ( ранее, включенной ячейки, необходимое для удержания его в режиме отсечки после спада импульса при открытом транзисторе 2 этой ячейки. В момент окончания спада импульса запуска транзистор 1 ранее включенной ячейки заперт, транзистор 2 насыщен, транзисгор 1 последующей ячейки открыт, и ток его близок,к удвоенному значению тока установивше. гося режима, транзистор 2 заканчивает переход в активный режим, Затем происходит спад тока транзистора 2 ранее включенной ячейки и нарастание тока аналогичного транзистора последующей ячейки. После окончания смены состояний транзисторов 2 включенное состояние ячейки оказывается перемещенным на один разряд и остается в этом положении до поступления очередного импульса запуска. При поступлении очередного импульса запуска процесс повторяется.5 Благодаря тому, что счетный вход через ненасыщенный транзистор включенной ячейки связан со входом последующей, процессы включения и выключения ячеек совмещены и протекают одновременно. Это сокращает дли тельность каждого процесса, что приводиг иповышению быстродействия счетчика. Предмет изобретения 15 Кольцевой счетчик на насыщающихся транзисторах, содержащий триггеры с дополнительной симметрией, междукаскадные конденсаторы и счетный вход, отличающийся тем, что, с целью повышения быстродействия, счет ный вход через дополнительный резистор подключен к эмиттерной шине ненасыщающихся транзисторов, коллектор каждого из которых связан с базой однотипного транзистора последующей ячейки через конденсатор, а с ба зой транзистора предыдущей ячейки через резистор, при этом эмиттеры насыщающихся транзисторов подключены к источнику фиксированного смещения, а база каждого из этих транзисторов подключена к общей точке двух 30 последовательно соединенных резисторов, являющихся нагрузкой дополняющего транзистора.

Заявка

тентио техмичес библмвтека МБД, Л. И. Хлюнев

МПК / Метки

Код ссылки

Многоканальный генератор импульсов на мдп-транзисторах

Номер патента: 512570

. цгц»5.:кехцем ца выходе 10 мультивибрато»,2, НЯИО 5 жецс ца выходе элемента НЕ — ИЛИ разно г лю цз-за высокого готецциалая сс Входе, подклочегц 10 м к Выходху 32 ОдсЦ,»;РДР.1:ТОЛЯ Ц.,ПЛЬСОВ.Б момент запирация усилителя 3 цапрякение ца его входе прцолизцтельцо равно поро- ГОВОМУ ЦаПРЯжЕЦИЮ У ТРЯНЗИСТОР 1, ВРСМЯЗЯ- дающий конде:сатор 9 зарякец до цапряже;ия Е — У;, а времязадающий конденсатор 8 рязр 5 и;Рп. Перспад напряжения запцряция, равьц 1 1:апряжеццо источника питания Е, пас.,пясг че;ез конденсатор 8 ца вход хсцли»ся 5 2 и Отпирает ОГО, 1 ОПВР 1 сатоо 9 Оазочжяеся:срез Выходию цепь открытого .Ри 1 ПТРЛя 2, 00 Ц,О ШИПМ ИСТОЧ,ИКОВ НаПО;1 жеи;я н стоковые р — и-переходы транзисторов 6 ц 7, смещенные В прямох цапОЯВлецци цяпряжением ца.

Формирователь импульсов на мдп-транзисторах

Номер патента: 503353

. транзисторы 1 и 5, 3 и 9, 7 и 12, при этом потенциалы в точках а, б и в стремятся достигнуть потенциала, равного Е — Уо, где 1.1 о — пороговое напряжение МДП-транзисторов,ираж 1 Изд.11 Заказ 1504 И одписное Типография, пр. Сапунов С приходом на вход положительного перепада и установления на затворах транзисторов 5, 9 и 12 напряжения ниже порогового, последние закрываются и начинает увеличиваться потенциал в точке д, в точке а также возрастает отрицательный потенциал, составляющий сумму из уровня напряжения в точке в (Со) и напряжения на накопительном конденсаторе 2, которое равно Е — Ио, при этом транзистор 1 закрыт, так как напряжение между его затвором и истоком меньше порогового напряжения а= с — Епит — УОПри достижении напряжения в.

Формирователь импульсов на моп-транзисторах

Номер патента: 333683

. напряжения источника питания на величину, равную двум пороговым напряжениям МОП-транзистора, Кроме того,они имеют большое потребление мощности встатическом режиме.С целью получения амплитуды выходного 15импульса, равной по величине напряжениюисточника питания, и уменьшения потребляемой мощности в статическом режиме в предлагаемом формирователе времязадающий конденсатор включен между истоком транзистора, 20затвор которого соединен со стоком и минусом источника питания, и выходом двухтактного усилителя,На фиг. 1 приведена схема предлагаемогоустройства; на фиг. 2 — временные диаграммы, поясняющие работу устройства.Устройство состоит из МОП-транзисторов1 — 5 и конденсатора б.Напряжение, подаваемое на вход транзистора 5 двухтактного.

Формирователь импульсов на моп-транзисторах

Номер патента: 420125

. состояние) ца выходе формирователя (клемма 11) возникает отрицательный потенциал, который открываеттранзисторы 4, 5 и 6, при этом в точке а устанавливается низкий потенциал, близкий к потенциалу земли (фцг. 2, КД. В точках б и втакже устанавливаются низкие потенциалыь (фиг. 2, Уа, l,), так как транзисторы 5 ц 7заперты низким напряжением, поступающимна их затворы с выхода открытого транзистора 4,конденсаторы 10 и 13 в исходном состоянии30 заряжены до напряжения, равного потецциа420125 Предмет изобретения Г Йсл Составитель Ю. ЕркинРедактор Т, Морозова Техред Л, Богданова Корректор Л. Чуркина Изд.13сударственпопо делам иМосква, Ж6 Тираж 811о комитета Совета Министровобретений и открытий, Раушская наб д. 4(5 аказ 185813ЦНИИПИ одписьлзе.

Формирователь импульсов на моп-транзисторах

Номер патента: 493029

. прнатом в выходной двухтактный усилительвведен транзистор в двухполюсном включеена прннципиальная20редлагаемого устройформироватепь импульсов на МОП-т знсторах содержащих двухчактный усили на транзисторах 1, 2, инвертор с токоНа затворе транзистора 3 потенциалиравен Епып-ОиОргде удар- порогавое напряжение транзистора 5.При уменьшении отрицательного потенци- ала на входе 20 (конец импульса) транзисторы 2 и 4 закрываются, и потенциалына левой обкладке конденсатора 8 й на затворе транзистора 1 повышаются. По . вышение потенциала передается на правук обкладку конденсатора 8, что повышает потенциал нв затворе транзистора 1. Пос дний еще больше открывается. Процесс открывания транзистора 1 протекает лавинообразно до тех пор, пока.